专利名称：锁相环周期滑移检测的利记博彩app
背景技术：
本发明总体上涉及频率综合，更具体地说，涉及基于锁相环的频率综合。
射频(RF)通信设备例如无线通信系统内的移动终端通过使用精确的定时或频率参考信号来接收和发送信号。这种参考信号经常用于获得其它频率可能较高或较低、但却具有参考信号固有的稳定性和精确度的信号。这就常常需要使一个信号的频率或定时从属于另一个，或者监视两个信号之间的相位或频率差，这就导致了专用电路例如锁相环(PLL)的出现。
一般的PLL结构具有产生输出信号的可控振荡器、根据从输出信号导出的反馈信号与输入参考信号之间的相位或频率差来产生误差信号的检测器。PLL一般包括某些类型的控制电路，以根据检测器产生的误差信号来调整振荡器。这样，振荡器的输出信号可以“锁定”到输入参考信号。通过在参考和反馈信号之间设定分频比，可以使输出信号具有比输入信号更高或更低的频率。移动终端可以产生具有精确固定的频率的稳定的参考信号，然后利用基于锁相环的频率综合器来产生用于发送信号调制和接收信号下变频的较高频率的信号。
尽管PLL电路的各种实现千差万别，但检测器一般提供一个或多个输出信号，这些信号一般由两个周期性输入信号之间的相位或频率差驱动。这两个输入信号通常表示参考时钟信号和利用PLL的工作机制锁定到参考时钟的可调时钟信号。当检测器的输出信号作为两个输入信号之间的相位差的函数而生成时，仅当两个输入信号之间的相位差处于确定范围内时，输出信号才精确地反映该相位差。通常，当两个信号之间的相位差大于±2π弧度时，PLL电路中使用的相位检测器不能提供线性检测。
发明概述本发明是用于检测相位/频率检测器(PFD)中周期滑移(cycleslip)的系统和方法。周期滑移检测器与PFD接口，一旦它们检测到PFD内的周期滑移就提供周期滑移指示信号。该指示信号可用于驱动其它电路，所述的其它电路用于使PFD输出信号中的周期滑移导致的误差最小化，或者用于提醒监控系统或其它系统。一般说来，PFD用于锁相环(PLL)中以确定参考信号和压控振荡器(VCO)输出信号之间的相位差。PFD响应两个输入信号中的时钟沿而产生输出脉冲，此输出脉冲一般用于控制可设定VCO电压的充电泵中的电流。
对于两个输入信号中的每一个信号，PFD一般都包括相应的一个输入触发器或类似的锁存类型电路。输入触发器通常配置为在上升沿工作，因此，两个输入信号中任一信号中的称为时钟转变的上升沿将使相应的输入触发器生成锁存的输出信号。PFD还包括复位电路，用于在两个输入触发器都使其锁存的输出信号有效之后使它们复位。这种操作使两个锁存的输出信号复位。在复位信号有效期间只要任一输入信号中出现时钟转变，PFD就会经历周期滑移。如果第二时钟转变在输入触发器复位之前出现于一个或两个输入信号中，则PFD中也会出现周期滑移。
每个周期滑移检测器包括用于PFD中相应输入触发器的滑移检测逻辑。滑移检测逻辑配置为根据复位信号有效期间或在PFD正确复位之前在其相应输入信号中收到的时钟沿使周期滑移指示信号有效。逻辑电路检测PFD中相应的输入触发器何时使其输出控制信号有效或何时复位信号有效。如果任一条件存在，则这种检测功能可用于为输出触发器提供高电平数据信号(high data signal)。该输出触发器由对PFD中相应输入触发器钟控(clock)的同一输入信号来钟控。因此，如果在任一条件存在期间输出触发器从相应输入信号中接收到时钟沿，则产生周期滑移指示信号。一旦它的数据输入信号无效，则相应输入信号中的后续时钟沿会使输出触发器清除其周期滑移指示信号。
附图简述
图1是根据本发明的包括滑移周期检测的锁相环(PLL)的图。
图2是图1所示周期滑移检测器(CSD)和相位/频率检测器(PFD)的图。
图3是图2所示PFD和CFD的相关工作波形图。
图4是包含图1所示PLL的移动终端的图。
图5是图4所示移动终端中的频率综合器的图。
发明详述现在来看附图，图1是锁相环(PLL)的图，其总体用标号10表示。PLL10包括相位/频率检测器(PFD)12、控制电路14、环路滤波器16、压控振荡器(VCO)18和周期滑移检测器20。
一般而言，PFD12根据两个输入信号之间的相位差产生PLL控制信号。如所示，PFD12接收两个输入信号，一个基于参考时钟(一般是晶体振荡器)的输出，一个基于VCO18的输出信号。PLL10用于使VCO输出信号的频率为参考时钟输出信号的所需的若干倍或几分之一。PFD12产生用于控制电路14的PLL控制信号输出增加(OUTPUT UP)和输出减少(OUTPUT DOWN)。输出增加和输出减少信号使控制电路14调整施加到VCO18上的控制电压。控制电路14可以是例如充电泵电路。环路滤波器16将控制电路14的输出转换成VCO18所用的平滑的电压模式的控制信号。这样，由PFD12的输入信号之间的相位差决定对VCO18的控制。
取决于PFD12的具体能力，PFD12可以在高达±2π弧度的相差范围内正常工作，但按照其工作特性，PFD12不能以线性方式检测超过此极限值的相位差。如果PFD12经历周期滑移，这本质上意味着PFD12无法对其任一输入信号的一个或多个周期作出响应，则它的工作方式将变成非线性的，也就是说，PFD12产生的输出增加/减少信号不再反映输入信号之间的实际相位差。由于不能检测周期滑移，因此PFD的输出信号将永久地错过(miss)滑移周期。周期滑移检测器20用于检测并当PFD12中出现周期滑移时指示它们。周期滑移检测器20输出的周期滑移指示信号可用于提醒主系统(未示出)内的其它电路，或可用于驱动PFD12中的误差校正电路(未示出)。
现在来看图2，周期滑移检测器20包括增加滑移(up-slip)检测器20A和减少滑移(down-slip)检测器20B。增加滑移检测器20A检测PFD12中有关参考信号的周期滑移，而减少滑移检测器20B检测PFD12中有关反馈信号的周期滑移。增加滑移检测器20A包括逻辑门22A、输出触发器24A和延迟单元26A。类似地，减少滑移检测器20B包括逻辑门22B、输出触发器24B和延迟单元26B。PFD12包括可选的输入分频器30、输入触发器32A和32B、以及包含逻辑门34和延迟单元36的复位电路33。
如果被使用，则分频电路30可独立地对参考时钟的输出信号分频，以产生参考信号。分频电路30还对VCO18的输出信号分频，以产生反馈信号。分频器30允许PFD12以较低频率工作，提供一种将VCO18的输出信号的频率设置为参考频率的所需的若干倍或几分之一的简单机制。此外，还可以使分频电路30分别响应增加滑移检测器20A和减少滑移检测器20B输出的增加周期滑移(UP-CYCLESLIP)信号和减少周期滑移(DOWN-CYCLE SLIP)信号，以校正所检测到的周期滑移。题为“锁相环周期滑移补偿”的同时待审的美国专利申请详细描述了示范性的基于周期滑移指示信号而进行的周期滑移补偿，此申请通过引用结合到本文中。
让两个输入触发器32A和32B响应两个输入信号，即参考信号和反馈信号中的上升沿或下降沿。如所示，两个输入触发器32A和32B是上升沿敏感的。因为触发器32A的数据输入固定为高电平，因此它在参考信号的时钟转变(上升沿)时使其输出增加信号有效。类似地，输入触发器32B在反馈信号的时钟转变(上升沿)时使其输出减少信号有效。由于两个输入触发器32A和32B的数据输入固定为高电平，所以它们分别都不能响应参考信号和反馈信号中随后的时钟转变，直到通过它们的异步复位输入复位为止。
复位电路33包括逻辑门34和延迟单元36，并将复位信号RST提供给输入触发器32A和32B。在工作中，无论何时触发器32A和32B锁存的输出增加和输出减少为高电平，逻辑门34都会使其输出有效。在逻辑门34使其输出信号有效之后，再经过短暂延迟，延迟单元36使其输出信号RST有效，RST使输入触发器32A和32B复位。这种复位操作使输出增加和输出减少都无效，从而使输入触发器32A和32B分别对参考信号和反馈信号中的下一时钟转变作出响应。
延迟单元36确定逻辑门34的输出信号有效和RST信号有效之间的延迟。延迟单元36一使其输出信号RST有效，就使输出增加和输出减少信号无效，这使逻辑门34令其到延迟单元36的输出信号无效。延迟单元36对此作出响应，在经过程控延迟之后使其输出信号RST无效。以这种方式，延迟电路36确定RST信号脉冲的宽度，这具有确定输出增加和输出减少信号上出现的最小脉冲宽度的实际效果。当参考和反馈信号之间的实际相位差非常小时，将最小脉冲宽度施加到这些信号上增强了PFD12的线性工作特性。如果没有延迟单元36赋予的最小复位延迟所带来的好处，输出增加或输出减少的脉冲宽度都会太窄而不能有效地控制控制电路14，特别是当控制电路14实现为充电泵电路时。
作为充电泵电路，控制电路14在输出增加信号有效时使电流流入环路滤波器16。这种操作使环路滤波器16输出的直流电压升高，从而使VCO18提高其输出信号的频率，这也提高了反馈信号的频率。相反，控制电路14在输出减少信号有效时从环路滤波器16中吸收电流，使VCO18降低其输出信号的频率。因此，当参考信号超前反馈信号时，输出增加中的脉冲比输出减少中的脉冲更宽，因此由控制电路14加到VCO18的电压逐渐升高。当反馈信号滞后于反馈信号时，输出减少中的脉冲宽度比输出增加中的脉冲宽，因此由控制电路14施加到VCO18上的电压逐渐降低。
注意，增加滑移检测器20A对应于参考信号和输入触发器32A，向下检测器20B对应于反馈信号和输入触发器32B。已经详细讨论了增加滑移检测器20A的工作机制，但应理解，该讨论完全适用于使用减少滑移检测器20B的反馈信号的减少周期滑移检测。
现在来看图3，时间对齐的工作波形序列包括参考信号和反馈信号；RST信号；两个控制信号输出增加和输出减少；以及两个周期滑移指示信号增加周期滑移和减少周期滑移。
信号波形的左边表示PFD12的正常操作。参考信号和反馈信号分别由输入触发器32A和32B锁存。这样，输入触发器32A在参考信号的第一时钟沿使其输出增加信号有效，而输入触发器32B使其输出减少信号在反馈信号的第一时钟沿有效。一旦输出增加和输出减少都有效，则逻辑门34使其输出信号有效。然而，延迟单元36中的延迟防止RST立即有效，这允许输出增加在一段最小时间TCPU内仍旧有效。一旦RST有效，则输出增加和输出减少都回到低电平，于是PFD12准备好等待参考和反馈信号中下一时钟沿的到来。
参考和反馈信号之间的频率差为PFD12提供了介于RST脉冲之间的两个参考信号时钟沿。在下面的讨论中将这两个时钟沿称为第一和第二时钟沿。第一和第二时钟沿出现在第二和第三RST脉冲之间，顺序从左到右。从先前对PFD12的描述应理解，输入触发器32A不会响应第二时钟沿，因为第一时钟沿已将其输出增加信号锁存为高电平。所以，PFD12错过第二时钟沿，引起周期滑移1。注意，PFD12是通过不正确地控制其输出增加信号而表现出周期滑移1的。具体而言，尽管PFD12本应对错过的时钟沿作出响应，但它却不能重新使输出增加信号有效。
增加滑移检测器20A检测周期滑移1，并使其增加周期滑移输出信号有效。具体而言，只要输出增加信号有效，逻辑门22A就驱动输出触发器24A的数据输入为高电平。通过设计，PFD12在第一时钟沿出现时使输出增加信号有效并使其保持为高电平。因此，第二时钟沿在输出触发器24A的数据输入为高电平时驱动它，让它使其输出信号增加周期滑移有效。
标记为周期滑移2的第二周期滑移也相对于参考信号而出现，但出现原因不同。这里，参考信号时钟沿出现在RST脉冲期间。输入触发器32A和32B在它们的复位输入被有效驱动时不作响应，PFD12因此错过参考信号中的该转变。注意，PFD12是通过无法使输出增加信号有效以对错过的时钟沿作出响应而表现出周期滑移2的。
注意，本发明涉及题为“用于改善锁相环锁定时间的滑移检测相位检测器和方法”的1999年11月2日提交的共同待审的申请No.09/432987。该共同待审的申请的公开内容通过引用结合到本文中。尽管与该在先申请的主题有关，然而本发明考虑到了引起或可能引起周期滑移的广泛的条件范围，包括与PFD12的复位条件相关的情况。
增加滑移检测器20A检测周期滑移2，并使其增加周期滑移输出信号有效。具体而言，只要RST信号有效，逻辑门22A就将输出触发器24A的数据输入驱动为高电平，这是因为它处于复位脉冲期间。由于逻辑门22A在RST脉冲期间将输出触发器24A的数据输入驱动为高电平，故如果输出触发器24A收到参考信号时钟沿，它就使其输出信号输出增加有效。
如果参考信号时钟沿出现在RST脉冲正要结束时，逻辑门22A可能不会使输出触发器24A的数据输入保持有效足够久，以便时钟沿在触发器24A的输出端寄存一个高电平。实际上，增加滑移检测器20A不会可靠地寄存出现在RST脉冲下降沿处的周期滑移。延迟单元26A通过使RST脉冲的下降沿处的保持时间稍微延长来克服这个问题。延迟单元26A的输出信号驱动逻辑门22A的一个输入，且该输出信号的逻辑状态总是滞后RST信号一个固定的延迟。这种延迟的实际效果是使逻辑门22A在RST脉冲失效后继续使其输出信号短期有效。该延迟不大，要根据触发器24A的保持时间来确定，并可能包括其它定时考虑。
注意，以上有关工作机制的讨论也适用于使用减少滑移检测器20B的减少周期滑移检测。因此，以上针对参考信号所讨论的周期滑移方案同样适用于反馈信号。另外必须注意，虽然所示周期滑移检测器20与PFD12分开，但如果例如PFD12提供类似前述结合于本文中的同时待审的申请中提出的周期滑移补偿时，则它们可以包含在PFD12中。
图4是无线通信网络例如蜂窝无线电话网中所用移动终端的简化框图，其总体用标号100表示。移动终端100包括系统控制器102和相关的存储器104、频率综合器106、接收器120、发送器130、双工器/天线140和用户接口150。频率综合器106根据本发明来实现。
在工作中，移动终端100通过它和远端基站(未示出)之间的射频信令发送和接收信息。系统控制器102通常实现为管理用户接口150的一个或多个管理微控制器(MCU)，并提供对移动终端100的总体控制。存储器104一般包括应用软件、在工作中所用的缺省常数值和数据的工作空间。
用户通过用户接口150与移动终端100接口。麦克风152将用户语音信号转换成相应的模拟信号，该模拟信号提供给发送器130以供进一步转换、处理，并通过双工器/天线140发送给远端基站。接收器120接收远端基站的信号并提取所收到的音频信息，例如远端用户的语音，并提供语音信号以驱动包括于用户接口150中的扬声器154。用户接口150还包括用于接受用户输入的命令和数据的键盘156和用于向用户提供可视信息的显示器158。简而言之，用户接口150允许用户发送和接收语音和其它音频信息，拨号以及按需输入其它数据。
接收器120包括接收/放大器122、解码/数据恢复模块124和数模转换器(DAC)126。在工作中，通过天线144来接收信号，双工器142在接收和发送信号之间提供信号隔离。将接收信号路由到接收放大器122，它提供对接收信号的调理、滤波和下变频处理。在数字实现时，接收/放大器122可使用模数转换器(ADC)，以提供具有对应于输入接收信号的连续数字值的解码/数据恢复模块124。解码/数据恢复模块124恢复接收信号中的编码音频信息，并将对应于接收音频信息的数字值提供给DAC126。DAC126接着提供适合于驱动扬声器154的模拟输出信号。
发送器130包括ADC132、基带处理器134、频率转换模块136以及发送放大器138。在工作中，ADC132将来自麦克风152的模拟语音信号转换成相应的数字值。基带处理器134处理这些数字值并对它们编码，以提供纠错编码并转换成适合于频率转换模块136的格式。频率转换模块136为发送放大器138提供所需发送频率的经调制的载波信号。发送放大器138接着产生RF输出信号RFOUT，以便通过双工器/天线140向远端基站发送。
频率综合器提供用于远端终端100中的一个或多个频率信号。一般而言，频率综合器106生成用于接收信号下变频和发送信号调制的参考频率信号。频率综合器106采用一个或多个PLL10产生这些信号。
图5是频率综合器106的图示。频率综合器106包括两个或更多个PLL10和参考时钟40。这些PLL10中的至少一个包含如上所述的PFD12和增加/减少周期滑移检测器20A和20B。参照先前的讨论，上方的PLL10从参考时钟40获得它的参考信号，而从输出信号OSC输出1获得其反馈信号。同样地，下方的PLL10从参考时钟40获得参考信号，而从输出信号OSC输出2获得其反馈信号。正如上面已注意到的，频率综合器106可包含其它的PLL10，以提供用于接收信号处理或发送信号生成的多个参考频率。
频率综合器106可在MCU102的控制下工作，其中MCU102设置例如两个PLL10中的分频电路30所用的分配比，以控制OSC输出1和OSC输出2的频率。MCU102还可以监视这些PLL10中的一个或多个，以便产生用上述增加周期滑移和减少周期滑移指示信号指示的周期滑移事件。这种监视可以例如为MCU102提供估计在受影响的PLL10中达到锁定状态所需时间的能力。
当然，在不背离本发明的精神和本质特性的前提下，本发明可以不同于这里所提出的其它特定方式来实施。因此，本发明的实施例在所有方面都应视为说明性而非限制性的，并且所附权利要求旨在包括属于其含义和等效范围内的所有变化。
权利要求
1.一种用于锁相环(PLL)的电路，包括相位检测器，所述相位检测器又包括第一和第二输入电路以及复位电路，所述第一和第二输入电路分别用于响应第一和第二输入信号中的时钟沿以产生第一和第二PLL控制信号，所述复位电路用于根据所述第一和第二PLL控制信号来产生复位信号，以使所述第一和第二输入电路复位；以及周期滑移检测器，用于每个所述第一和第二输入电路，每个所述周期滑移检测器根据以下这些信号来产生滑移指示信号所述复位信号、所述第一和第二输入信号中相应的一个信号以及所述第一和第二PLL控制信号中相应的一个信号。
2.如权利要求1所述的电路，其特征在于，每个所述周期滑移检测器包括滑移检测逻辑，以在所述复位信号期间收到所述第一和第二输入信号中的所述相应的一个信号中的时钟沿时产生所述滑移检测指示信号。
3.如权利要求2所述的电路，其特征在于，所述滑移检测逻辑包括用于产生所述复位信号的延迟版本的延迟单元，其中，在所述复位信号的所述延迟版本有效时，所述滑移检测逻辑还可对从所述第一和第二输入信号中的所述相应的一个信号中收到的时钟沿作出响应，产生所述滑移指示信号。
4.如权利要求1所述的电路，其特征在于，每个所述周期滑移检测器包括滑移检测逻辑，以便当所述第一和第二PLL控制信号中的所述相应的一个信号有效且从所述第一和第二输入信号中的所述相应的一个信号中收到时钟沿时产生所述滑移指示信号。
5.如权利要求2所述的电路，其特征在于，每个所述周期滑移检测器包括滑移检测逻辑，所述滑移检测逻辑包括输出触发器，它具有连接到所述第一和第二输入信号中的所述相应的一个信号的时钟输入；以及逻辑门，它具有连接到所述复位信号的第一逻辑输入和连接到所述第一和第二PLL控制信号中的所述相应的一个信号的第二逻辑输入，以及连接到所述输出触发器的数据输入的逻辑输出，每当所述第一和第二PLL控制信号中的所述相应的一个信号和所述复位信号中的至少一个信号有效，所述逻辑门就使所述逻辑输出有效。
6.如权利要求5所述的电路，其特征在于，所述滑移检测逻辑还包括延迟单元，所述延迟单元连接到所述复位信号并可用于产生所述复位信号的延迟版本，所述逻辑门包括第三逻辑输入，所述第三逻辑输入连接到所述延迟单元以接收所述复位信号的所述延迟版本，并可在所述复位信号的所述延迟版本于任何时候有效时使所述逻辑输出有效。
7.如权利要求1所述的电路，其特征在于，所述第一和第二输入电路中每个都包括锁存电路，所述锁存电路响应所述第一和第二输入信号中的相应的一个信号中的第一时钟沿，产生作为锁存输出信号的所述第一和第二PLL控制信号中的相应的一个信号。
8.如权利要求7所述的电路，其特征在于，所述锁存电路包括复位输入，所述复位输入连接到所述复位信号并可在所述复位信号有效时复位所述锁存的输出信号，以便所述锁存电路响应所述第一和第二输入信号中的所述相应的一个信号中的下一时钟沿。
9.如权利要求7所述的电路，其特征在于，所述锁存电路包括如下这样配置的输入触发器所述输入触发器的数据输入连接到固定的有效信号；所述输入触发器的数据输出连接到所述复位电路的输入以及所述周期滑移检测器中相应一个的所述滑移检测逻辑的输入；所述输入触发器的时钟输入连接到所述第一和第二输入信号中的所述相应的一个；以及复位输入连接到所述复位电路的复位信号输出。
10.如权利要求1所述的电路，其特征在于，所述复位电路包括逻辑门，它具有连接到来自所述第一和第二输入电路的第一和第二PLL控制信号的第一和第二输入，并可在所述第一和第二控制信号都有效时使输出信号有效；以及延迟单元，它可在所述逻辑门的所述输出信号有效后再经过一确定延迟后产生所述复位信号。
11.一种锁相环(PLL)，包括相位检测器，用于根据第一和第二输入信号中各自时钟沿之间检测到的相位差来产生第一和第二PLL控制信号，所述相位检测器又包括第一和第二输入电路以及复位电路，所述第一和第二输入电路分别用于响应第一和第二输入信号中的时钟沿产生第一和第二PLL控制信号，所述复位电路用于根据所述第一和第二PLL控制信号产生复位信号以使所述第一和第二输入电路复位；以及控制电路，用于根据所述第一和第二PLL控制信号产生控制信号；以及可控振荡器，用于根据所述控制信号产生某个频率的输出信号；以及第一周期滑移检测器，用于在所述第一输入信号中的时钟沿出现于所述复位信号期间时产生第一周期滑移指示信号；以及第二周期滑移检测器，用于在所述第二输入信号中的时钟沿出现于所述复位信号期间时产生第二周期滑移指示信号；其中，所述第一输入信号从参考时钟信号获得而所述第二输入信号从所述PLL的频率受控的输出获得。
12.如权利要求11所述的PLL，其特征在于，所述第一和第二周期滑移检测器每个都包括滑移检测逻辑，所述滑移检测逻辑包括输出触发器，它具有连接到所述第一和第二输入信号中相应一个的时钟输入；以及逻辑门，它具有连接到所述复位信号的第一逻辑输入和连接到所述第一和第二PLL控制信号中相应一个的第二逻辑输入以及连接到所述输出触发器的数据输入的逻辑输出，所述逻辑门可在所述第一和第二PLL控制信号中所述相应的一个和所述复位信号中至少一个于任何时候有效时使所述逻辑输出有效。
13.如权利要求12所述的PLL，其特征在于，所述滑移检测逻辑还包括延迟单元，所述延迟单元连接到所述复位信号并可用于产生所述复位信号的延迟版本，所述逻辑门包括第三逻辑输入，所述第三逻辑输入连接到所述延迟单元，以接收所述复位信号的所述延迟版本并可在所述复位信号的所述延迟版本于任何时候有效时使所述逻辑输出有效。
14.如权利要求11的PLL，其特征在于，所述第一和第二输入电路中每个都包括锁存电路，所述锁存电路可响应所述第一和第二输入信号中相应的一个中的第一时钟沿，产生作为锁存输出信号的所述第一和第二PLL控制信号中相应的一个。
15.如权利要求14所述的PLL，其特征在于，所述锁存电路包括复位输入，所述复位输入连接到所述复位信号并可在所述复位信号有效时复位所述锁存输出信号，以便所述锁存电路可响应所述第一和第二输入信号中的所述相应的一个信号中的下一时钟沿。
16.如权利要求14所述的PLL，其特征在于，所述锁存电路包括如下这样配置的输入触发器所述输入触发器的数据输入连接到固定的有效信号；所述输入触发器的数据输出连接到所述复位电路的输入以及所述周期滑移检测器中相应一个的所述滑移检测逻辑的输入；所述输入触发器的时钟输入连接到所述第一和第二输入信号中所述相应的一个；以及复位输入连接到所述复位电路的复位信号输出。
17.一种无线收发信机，包括接收器，其接收频率接收远程传输信号；发送器，其可以载波频率产生发送信号；以及频率综合器，其可产生与所述接收频率有关的第一输出信号和与所述载波频率有关的第二输出信号，所述频率综合器包括参考时钟电路，用于产生参考时钟信号；以及第一和第二锁相环(PLL)，分别用于产生所述第一和第二输出信号，所述第一和第二PLL中至少之一包括相位检测器，用于根据第一和第二输入信号中各自时钟沿之间检测到的相位差来产生第一和第二PLL控制信号，所述第一输入信号从所述参考时钟信号获得，而所述第二输入信号从所述频率综合器的所述第一和第二输出信号中相应的一个获得，所述相位检测器包括第一和第二输入电路以及复位电路，所述第一和第二输入电路分别用于响应第一和第二输入信号中时钟沿而产生第一和第二PLL控制信号，所述复位电路用于根据所述第一和第二PLL控制信号产生复位信号，以复位所述第一和第二输入电路；以及控制电路，用于根据所述第一和第二PLL控制信号来产生控制信号；可控振荡器，用于根据所述控制信号以某个频率产生所述第一和第二输出信号中的所述相应的一个；以及第一周期滑移检测器，用于在所述第一输入信号中的时钟沿出现于所述复位信号期间时产生第一周期滑移指示信号；以及第二周期滑移检测器，用于在所述第二输入信号中的时钟沿出现于所述复位信号期间时产生第二周期滑移指示。
18.如权利要求17所述的无线收发信机，其特征在于，所述第一和第二周期滑移检测器每个都包括滑移检测逻辑，在所述第一和第二PLL控制信号中相应的一个和所述复位信号中的至一个有效且从所述第一和第二输入信号中相应的一个中收到时钟沿时，所述滑移检测逻辑产生所述第一和第二周期滑移指示信号中的相应的一个。
19.一种检测相位检测电路中周期滑移的方法，所述方法包括使所述相位检测器分别根据第一和第二输入信号中各自起锁存作用的第一时钟沿产生第一和第二PLL控制信号；在两个所述第一时钟沿都出现之后用复位脉冲复位所述相位检测器，以使所述相位检测器能响应所述第一和第二输入信号中的下一时钟沿；响应在所述复位脉冲之前出现于所述第一和第二输入信号至少之一中的所述下一时钟沿，以及响应在所述复位脉冲期间出现的所述第一和第二输入信号至少之一中的任何时钟沿而产生滑移指示信号。
20.如权利要求19所述的方法，其特征在于，所述响应在所述复位脉冲之前出现于所述第一和第二输入信号至少之一中的所述下一时钟沿，以及响应在所述复位信号期间出现的所述第一和第二输入信号至少之一中的任何时钟沿而产生滑移指示信号包括如果所述下一时钟沿在所述复位脉冲之前出现于所述第一输入信号中，以及如果所述任何时钟沿在所述复位脉冲期间出现于所述第一输入信号中就产生第一周期滑移指示信号；以及如果所述下一时钟沿在所述复位脉冲之前出现于所述第二输入信号中，以及如果所述任何时钟沿在所述复位脉冲期间出现于所述第二输入信号中则产生第二周期滑移指示信号。
21.如权利要求19所述的方法，其特征在于还包括从所述复位脉冲获得延迟的复位脉冲；检测在所述延迟复位脉冲期间是否有任何时钟沿出现于所述第一和第二输入信号的至少之一中；以及响应出现于所述延迟复位脉冲期间的所述任何时钟沿而产生所述周期滑移指示信号。
22.如权利要求19所述的方法，其特征在于还包括分别判定所述相位检测器是否错过所述第一输入信号或所述第二输入信号中的时钟沿，在此基础上判定所错过的时钟沿是增加周期滑移还是减少周期滑移。
23.如权利要求22的方法，其特征在于还包括在所述增加周期滑移发生时产生所述作为增加周期滑移指示的周期滑移指示信号以及在所述减少周期滑移发生时产生所述作为减少周期滑移指示的所述周期滑移指示信号。
24.如权利要求22所述的方法，其特征在于还包括从所述复位脉冲获得延迟复位脉冲；检测在所述延迟复位脉冲期间是否有时钟沿出现在所述第一输入信号中；响应在所述延迟复位脉冲期间出现于所述第一输入信号中的所述时钟沿，产生所述增加周期滑移指示；检测在所述延迟复位脉冲期间是否有时钟沿出现在所述第二输入信号中；以及响应在所述延迟复位脉冲期间出现于所述第二输入信号中的所述时钟沿，产生所述减少周期滑移指示。
全文摘要
一种与相位/频率检测器(PFD)接口的周期滑移检测器，这种周期滑移检测器可用于例如锁相环电路(PLL)，以指示周期滑移何时出现在PFD中。一般而言，PFD产生作为第一和第二输入信号之间相位差的函数的输出控制信号，其中第一输入信号通常充当参考信号，PLL参照它来调整第二输入信号。只要PFD输入信号之间的相对相位差不超过±2π弧度，PFD就可提供其输入信号之间的线性相位比较。如果两个信号之一超前或滞后于另一个的量超过那个量，就会发生周期滑移，于是PFD就会作出非线性响应。周期滑移检测器提供逻辑，当超前和滞后周期滑移出现在PFD内时检测并指示超前和滞后的周期滑移，它一般用最少的逻辑门和触发器配置来实现。
文档编号H03L7/199GK1516919SQ02806190
公开日2004年7月28日 申请日期2002年3月7日 优先权日2001年3月9日
发明者D·霍莫尔, T·琼斯, N·克莱默, D 霍莫尔, 衬 申请人:艾利森公司