专利名称：运算放大器的倒相保护的利记博彩app
技术领域：
本发明总的涉及集成电路的运算放大器，特别是具有双极晶体管或结型场效应晶体管输入的运算放大器的输入保护。
运算放大器是一种其增益由负反馈控制的高增益电子放大器。运算放大器用于大部分模拟电子电路中，并已成为具有传感器接口、低通、高通或带通滤波器的电子系统中的一个主要组合部件，包括有可编程增益放大器，测量放大器，用于模-数转换器的输入隔离放大器，及用于数-模转换器的输出放大器。关于运算放大器布局和规范的更为全面的说明可见本说明书作为参考引用的、Microchip Technology Int(微型芯片技术公司)的申请备忘录AN722。
运算放大器的输入级包括一对差动连接的晶体管，该晶体管用于接收差动输入信号并将相应的差动电流提供给有源负载。双极晶体管或结型场效应晶体管(JFET)运算放大器的输入连接到晶体管结上而不连接到到金属氧化物半导体(MOS)晶体管技术中的绝缘栅上。双极或JFET型运算放大器可能出现一个称为倒相的不良特性，与运算放大器输入相关的任一晶体管结都变为正向偏置。如果其输入高于或低于干线电源电压时，晶体管结变成正向偏置。如果出现这种情况，便会流过一个大的反相电流(如果是双极结的话)，并使运算放大器的输出转变到一个错误状态。
输入信号的相位是一个相对量，是由一个信号相对于另一信号的极性确定的。当运算放大器输入信号和差动电流的相位相同时，运算放大器同相。当差动电流的相位与输入信号的相位相反时，运算放大器发生倒相。放大器在位于高低电源电压之间的输入信号共模范围(CMR)上进行工作。在对地单电压电源的情况下，CMR包括其中一个电源电压，一般是公共接地参考电位的低电源。如果由于噪声或驱动电路不适当造成了在CMR之外驱动其中一个输入信号，则相应的差动晶体管截止或变为正向偏置寄生二极管。当晶体管结正向偏置时，差动电流的相位相对于输入信号的相位相反，使运算放大器发生误操作并闭锁(停止工作)。
大部分双极和JET运算放大器都有附加电路来保护其不发生倒相。一对相位补偿二极管交叉耦合连接在差动输入和另一差动晶体管的集电极之间以防止放大器倒相。当任一差动晶体管的集电极-基极结正向偏置时，相应的交叉耦合二极管导通并防止差动电流倒相。但这种类型的倒相预防法大大增加了差动电流的幅值，相当于正常电流值的大约二十到三十倍。尽管运算放大器不大可能发生损坏，但这些极高的电流电平仍然会导致有源负载发生误操作，并闭锁运算放大器。
假设运算放大器输入端的这些倒相保护二极管在运算放大器差动输入晶体管的输入二极管结导通之前即已导通，则使信号通路箝位以保持正确的输出状态。从而，输入二极管结不会正向偏置，因此不会发生倒相。这一方法的局限性在于箝位二极管必须具有一个低于运算放大器差动输入晶体管输入二极管结的正向压降。二极管的正向电压与二极管面积的自然对数成正比，因此需在硅衬底上将保护二极管面积做得相当大，这是因为必须使对于所用正向电压小于差动输入对电压的二极管有某些裕度。对于保护二极管正向压降的这一要求以及面积增大的要求都需要在制造运算放大器的过程中增加一些额外的加工处理步骤，或者改变运算放大器成对差动输入晶体管。
可能发生倒相前，还可能限制运算放大器能够运用的正向电流量。保护二极管的导通相对来说比较平缓，但随着温度的不同而变化相当大，因此会使这些二极管的箝位阈值不准确。
参见
图1，图1所示的是已有技术具有二极管倒相保护的运算放大器输入级的示意图。总体用标号100表示一个双极晶体管集成电路运算放大器的典型单电源(地电位和正电压)输入级。模拟集成电路领域的普通技术人员会认识到在本说明书及本发明的范围内可以用结型场效应晶体管来代替双极晶体管。
运算放大器输入级100包括用于防止倒相的交叉耦合相位补偿二极管及用于防止差动电流过调的电流补偿二极管。可以是双极晶体管或结型场效应晶体管(JFETs)的一对差动连接的晶体管102和104，它们的电流电路一侧相连在一起，将电流源106的输出分开。此处所用的晶体管的“电流电路”指的是双极晶体管的集电极-射极电路，或者是JFET的源极-漏极电路；晶体管的“控制电路”指的是双极晶体管器件的基极或JFET的栅极。在图1所示的电路中，差动晶体管是双极pnp晶体管。
输入端108和110用于通过串联电阻112和114接收差动输入信号。以该方式，差动放大器的特征是晶体管102和104使来自电流源106的电流按相反方向分开，流过晶体管102和104的电流量分别根据从输入端108和110施加到它们的基极的相对输入电压信号而变化。如果施加到其中一个输入晶体管基极的已知是一个恒定偏压，则可以由流过该晶体管的电流量来确定出另一输入晶体管基极的信号幅值。
输入电流源106根据正电源电压VCC工作，pnp输入晶体管102和104的集电极通过相应的串联连接的第一和第二微调输入电阻116和118连接到负电源电压V(优选的是地电位)上。微调电阻116和118用于使输入电路的偏移电压达到最小。
该输入级包括一对对称的共射共基有源负载npn双极晶体管120和122，它们的发射极分别连接输入晶体管104和102的集电极上。晶体管120和122的基极连接在一起用于共偏。晶体管120和122的偏置电路包括连接到晶体管120和122基极的电流源124以及通过电阻128连接到地电位的二极管126。二极管128还可以是二极管相连接的晶体管。流过晶体管120和122电流电路的电流的幅值和相对相位由基极-发射极电压进行控制，而该基极-发射极电压由其基极偏压及电阻116和118两端的电压所确定。基极-发射极电压控制晶体管120和122的偏流。
有源负载由一对pnp晶体管130和132形成，它们的发射极分别通过电阻134和136连接到VCC上，它们的基极连接在一起形成共偏。晶体管130的基极和集电极连接到晶体管120的集电极上，且晶体管132的集电极连接到晶体管122的集电极上。输出到运算放大器第二级(未示出)的电流取自晶体管132的集电极。晶体管130和132互相连接成一个电流镜，流过晶体管132的电流以流过晶体管130的电流为镜像。输入端108和110上输入信号的任何失衡都会导致流过晶体管120和122的电流发生变化。晶体管120和122之间电流的任何失衡时，输出到第二级的电流使流过晶体管130和132电流谐调相等。当输入端108或110的输入信号相对于另一输入信号下降时，各自所连接的晶体管102或104的集电极电流增大，由此使相应的电阻电压增大。但是，如果输入端108或110上一个输入电压下降超过二极管压降、低于相应电阻116或118两端电压时，其相应输入晶体管102或104的集电极-基极pn结变为正向偏置。由此产生了寄生二极管138或140，该寄生二极管使流过集电极-基极结的电流反向，使电阻116或118两端的电压下降，并使共射共基晶体管102和104的电流倒相，由此使放大器倒相。当差动输入108或110其中之一下降时，相应的电阻电压应增大，但由于存在正向偏置寄生二极管，所以使得电阻电压反而下降，并使放大器倒相。对于双极差动晶体管来说，输入级一般都会发生偏置，从而使得在共模抑制电压(CMR)以外和低于低参考电位的输入信号上都会发生倒相现象。例如，如果电阻电压偏置到80毫伏，则在室温下晶体管结对于大约-400毫伏输入将正向偏置。但是如果电阻电压增大，对于CMR以内的输入信号也有可能发生倒相。
一对相位补偿二极管142和144交叉耦合在晶体管102和104的基极和集电极之间以防止流过晶体管120和122的电流倒相。当驱动一个输入高于二极管压降、低于相应电阻116或118电压时，连接到输入端108或110的交叉耦合二极管142或144导通，使另一电阻118或116两端的电压下降到较小数值以防止电阻电压倒相及晶体管120和122中电流倒相。对于相同的电压来说，相位补偿二极管142和144的导通电流大于差动晶体管102和104寄生二极管138和140的导通电流，从而防止倒相。在正常工作过程中，相位补偿二极管142和144反向偏置，对输入电路没有影响。
图1中所示及以上所述电路是常规的双极差动输入运算放大器。运算放大器100避免了倒相问题，但响应差动晶体管的正向偏置集电极-基极结和交叉耦合二极管，寄生二极管138或140其中之一正向偏置的作用，以及交叉耦合二极管142或144其中之一的起作用都会降低电阻116和118两端的电压。因此共射共基晶体管120和122两端的基极-射极电压及其偏流都增大，使得它们的电流按指数规律增大，相当于其正常水平的大约二十到三十倍。如此高的电流电平会导致有源负载误操作并使运算放大器闭锁。
因此，需要一种能够保护双极或JFET晶体管输入的电路，它能够防止运算放大器倒相，同时不会大大增加集成电路运算放大器中的电流水平，并且最好用一种标准互补的金属氧化物半导体(CMOS)工艺来制作其保护电路。
本发明通过在集成电路的双极或JFET运算放大器中提供一种保护电路使来自输入放大器晶体管的正向偏置集电极-基极寄生pn二极管的输出电流不倒相，且不必依赖于输入箝位二极管，从而克服上述问题及已有技术中存在的其他不足和缺陷。在本发明中，用至少两个比较器来比较运算放大器差动输入电压和参考电压(地电位和/或电源电压)。P沟道金属氧化物半导体(PMOS)晶体管可用于比较器的成对差动输入晶体管，这是因为PMOS成对差动晶体管结构包括在共模电压范围中的地电位。
这些比较器具有不匹配倾向，可以将比较器开关点调节为低于地电位、但高于运算放大器输入二极管结变为正向偏置的电压点。最好，这种不匹配是通过使输入晶体管的宽度长度比(W/L)互不相同而构成的。当输入降至低于比较器的开关点时，其输出触发致使将运算放大器中的信号通路箝位、从而使运算放大器能够保持正确的输出相位状态。
可以推断出、在本发明的范围内可以用N沟道金属氧化物半导体(NMOS)晶体管，包括在其共模电压范围内的电源电压VDD。在此实施例中，本发明的比较器用NMOS晶体管作为成对差动晶体管，从而使VDD在比较器的共模电压范围内。
在本发明的另一实施例中，PMOS和NMOS都用于比较器中的成对差动晶体管，使得可以将差动输入信号同时与VSS(低电源或地电位)和VDD相比较。如果输入电压高于VDD或低于地电位，则相应的比较器进行触发，使得将内部运算放大器信号通路箝位以保持运算放大器的输出相位正确。
本发明的特征是用一对比较器来监测双极或JFET输入运算放大器差动输入的信号电压，如果这些输入信号超出了预定范围，能防止输出倒相。
本发明的另一特征是用一对PMOS比较器来监测运算放大器差动输入信号低于运算放大器电源的负电压或公共接地参考电位。
本发明的再一个特征是用一对NMOS比较器来监测运算放大器差动输入信号高于运算放大器电源的正极参考电压。
本发明还有一个特征就是分别用一对PMOS比较器和一对NMOS比较器来监测运算放大器差动输入信号低于运算放大器电源的负电压或公共接地参考电位和高于运算放大器电源的正极参考电压。
再有一个特征就是通过使输入晶体管的W/L比值互不相同来调节比较器的不匹配(偏移)性，从而来设置箝位电压设定点。
本发明的一个优点是可以用标准的CMOS工艺来制作出倒相保护比较器。
本发明的另一优点是其倒相箝位电压比简单二极管电路的倒相箝位电压精确。
还有一个优点是箝位电压对温度和过程变化不灵敏，因此运算放大器的工作更为稳定。
还有另外一个优点即本发明的输入比较器小于倒相二极管，因此在集成电路板上所占的面积较小。
通过借助相关附图对用于说明目的而给出的优选实施例进行说明，可以更为清楚地理解本发明的特征和优点。
图1是已有技术的具有二极管倒相保护的运算放大器输入级的示意图；图2是根据本发明一个实施例的运算放大器的电路示意图；图3是根据本发明另一实施例的运算放大器的电路示意图；图4是根据本发明又一实施例的运算放大器电路示意图；图5是根据本发明实施例的负向检测比较器的电路示意图；和图6是根据本发明实施例的正向检测比较器的电路示意图。
本发明保护一个集成电路运算放大器不受可能使运算放大器输出倒相的输入电压电平的影响。本发明的实施例包括一个集成电路运算放大器和监测运算放大器成对差动输入晶体管输入电压的电压比较器。该运算放大器和比较器可以制作在一个集成电路基板上并封装在集成电路块中。当输入电压为可能导致输出倒相的数值时，比较器的输出能够防止运算放大器输出电压倒相。
下面参见附图，附图示意性给出了本发明优选实施例的详细内容。各附图中相同的元件用相同的符号来表示，相似的元件用带有不同下脚标字母的相同符号来表示。
参见图2，图中所示的是根据本发明一个实施例的运算放大器电路示意图。该运算放大器总体用标号200表示。输入端108和11O用于通过串联电阻112和114接收差动输入信号。以这种方式，差动放大器的特征是晶体管102和104使来自电流源106的电流按相反方向分开，流过晶体管102和104的电流量分别随从输入端108和110施加到其基极的相对输入电压信号而变化。如果施加到其中一个输入晶体管基极的是一个恒定偏压，则可以由流过该晶体管的电流量来确定另一输入晶体管基极的信号的幅值。
输入电流源106在正电源电压VDD下工作，pnp输入晶体管102和104的集电极通过相应的串联连接的第一和第二微调输入电阻116和118连接到负电源电压V-(优选的是地电位)上。微调电阻116和118用于使输入电路的偏移电压达到最小。
该输入级包括一对对称的共射共基有源负载N型金属氧化物半导体(NMOS)晶体管220和222，它们的源极分别连接输入晶体管104和102的集电极上。晶体管220和222的栅极连接在一起用于共偏。晶体管220和222的偏置电路包括连接到晶体管220和222栅极的电流源124以及通过电阻128连接到地电位的二极管126。二极管126也可以是按二极管相连接的晶体管。流过晶体管220和222电流电路的电流的幅值和相对相位由栅极-源极电压进行控制，而该栅极-源极电压由栅极偏压及电阻116和118两端的电压所确定。栅极-源极电压控制晶体管220和222中的偏置电流。
有源负载由一对P型金属氧化物半导体(PMOS)晶体管230和232形成，它们的源极分别通过电阻134和136连接到VDD上，它们的栅极连接在一起形成共偏。晶体管230的栅极和漏极连接到晶体管220的漏极上，且晶体管232的漏极连接到晶体管222的漏极上。输出到运算放大器第二级(未示出)的电流取自晶体管222和232的漏极。AB类放大控制器240用于将来自晶体管222和232的单端输出转换为适于驱动输出晶体管246和250的差动输出。
晶体管230和232互相连接成一个电流镜，流过晶体管232的电流以流过晶体管230的电流为镜像。输入端108和110上输入信号的任何失衡都会引起流过晶体管220和222的电流失衡。晶体管220和222之间电流的任何失衡时，输出到输出级的电流使流过晶体管230和232电流谐调相等。当输入端108或110的输入信号相对于另一输入信号下降时，各自所连接的晶体管102或104的集电极电流增大，使相应的电阻电压增大。但是，如果输入端108或110的其中一个输入电压下降超过二极管压降、低于相应电阻116或118两端电压时，其相应输入晶体管102或104的集电极-基极pn结将变为正向偏置。由此产生了上述的寄生二极管，该寄生二极管使流过集电极-基极结的电流反向，使电阻116或118两端的电压下降并使共射共基晶体管102和104的电流倒相，由此使放大器倒相。当差动输入108或110其中之一下降时，相应的电阻电压应增大，但由于存在正向偏置寄生二极管，所以使得电阻电压反而下降，并使运算放大器的输入级倒相。
根据本发明的实施例，比较器500a和500b分别监测晶体管102和104基极的负电压值。通常，这些电压值(较大的正值)高于比较器500a和500b的阈值开关点，使比较器500a和500b的输出为逻辑“1”状态。当比较器500a的输出为逻辑1且PMOS晶体管242和244截止时，不会影响输出晶体管246的正常工作。当比较器500b的输出为逻辑1时，反相器256的输出为逻辑0且NMOS晶体管242和244都截止，因此也不会影响输出晶体管246的正常操作。
如果比较器500a输入上(晶体管102的基极，正向差动输入)的电压变为低于比较器500a的阈值时，则比较器500a的输出变为逻辑0，并使晶体管242和244导通。当晶体管242导通时，一个正电压施加到输出晶体管250的栅极上，可以有效地导通晶体管250(输出248连接到V-或地)。当晶体管244导通时，一正电压施加到输出晶体管246的栅极上，可以有效地截止晶体管246(输出248由晶体管250的输出状态所确定)。
如果比较器500b输入上(晶体管104的基极，负向差动输入)的电压变为低于比较器500b的阈值时，则比较器500b的输出变为逻辑0，反相器256的输出变为逻辑1，并使晶体管252和254导通。当晶体管254导通时，无电压施加到输出晶体管250的栅极上，从而可以有效地截止晶体管250(输出248由晶体管246的输出状态确定)。当晶体管252导通时，一负电压(相对于VDD)施加到输出晶体管246的栅极上，可以有效地导通晶体管246(输出248连接到VDD上)。所以即使当晶体管102或104的集电极-基极pn结正向偏置时，运算放大器200也总是保持正确的输出状态。
参见图3，所示的是根据本发明另一实施例的运算放大器的电路示意图。该运算放大器总体用标号300表示。运算放大器300的基本工作情况与上述图2中所示运算放大器200的基本工作情况相同。根据本发明的此实施例，比较器600a和600b分别监测晶体管102和104基极的正电压值。通常，这些电压值(较大的负值)低于比较器600a和600b的阈值开关点，使比较器600a和600b的输出都为逻辑“1”状态。当比较器600b的输出为逻辑1时且PMOS晶体管242和244截止，不会影响输出晶体管246的正常工作。当比较器600a的输出为逻辑1时，反相器256的输出为逻辑0且NMOS晶体管242和244都截止，从而也不会影响输出晶体管246的正常操作。
如果比较器600b输入上(晶体管104的基极，负向差动输入)的电压变得高于(正向大于VDD)比较器600b的阈值时，则比较器600b的输出变为逻辑0并使晶体管242和244导通。当晶体管242导通时，一个正电压施加到输出晶体管250的栅极上，可以有效地导通晶体管250(输出248连接到V-或地)。当晶体管244导通时，一正电压施加到输出晶体管246的栅极上，可以有效地截止晶体管246(输出248由晶体管250的输出状态确定)。
如果比较器600a输入上(晶体管102的基极，正向差动输入)的电压变得高于(正向大于VDD)比较器600a的阈值时，则比较器600a的输出变为逻辑0，反相器256的输出变为逻辑1，并使晶体管252和254导通。当晶体管254导通时，无电压施加到输出晶体管250的栅极上，从而可以有效地截止晶体管250(输出248由晶体管246的输出状态确定)。当晶体管252导通时，一负电压(相对于VDD)施加到输出晶体管246的栅极上，可以有效地导通晶体管246(输出248连接到VDD上)。所以运算放大器200总是保持正确的输出相位。
参见图4，所示的是根据本发明又一实施例的运算放大器电路示意图。该运算放大器总体用标号400表示。运算放大器400的基本工作情况与图2中所示的述运算放大器200的基本工作情况相同。
根据本发明的此实施例，比较器500a和500b分别监测晶体管102和104基极的负电压值。通常，这些电压值(较高的正值)高于比较器500a和500b的阈值开关点，使得比较器500a和500b的输出都为逻辑“1”状态。当比较器500a的输出为逻辑1且PMOS晶体管242和244截止时，不会影响输出晶体管246的正常工作。当比较器500b的输出为逻辑1时，反相器256的输出为逻辑0且NMOS晶体管242和244都截止，从而也不会影响输出晶体管246的正常操作。
比较器600a和600b分别监测晶体管102和104基极的正电压值。通常，这些电压值(较大的负值)低于比较器600a和600b的阈值开关点，使得比较器600a和600b的输出都是逻辑“1”状态。当比较器600b的输出为逻辑1且PMOS晶体管242和244截止时，不会影响输出晶体管246的正常工作。当比较器600a的输出为逻辑1时，反相器256的输出为逻辑0且NMOS晶体管242和244都截止，从而也不会影响输出晶体管246的正常操作。
如果比较器500a输入上(晶体管102的基极，正向差动输入)的电压变为低于比较器500a的阈值时，则比较器500a的输出变为逻辑0并使晶体管242和244导通。当晶体管242导通时，一个正电压施加到输出晶体管250的栅极上，可以有效地导通晶体管250(输出248连接到V-或地)。当晶体管244导通时，一正电压施加到输出晶体管246的栅极上，可以有效地截止晶体管246(输出248由晶体管250的输出状态确定)。
如果比较器500b输入上(晶体管104的基极，负向差动输入)的电压变为低于比较器500b的阈值时，则比较器500b的输出变为逻辑0，反相器256的输出变为逻辑1，并使晶体管252和254导通。当晶体管254导通时，无电压施加到输出晶体管250的栅极上，从而可以有效地截止晶体管250(输出248由晶体管246的输出状态确定)。当晶体管252导通时，一负电压(相对于VDD)施加到输出晶体管246的栅极上，可以有效地导通晶体管246(输出248连接到VDD上)。所以即使当晶体管102或104的集电极-基极pn结变为正向偏置时，运算放大器400也总是保持正确的输出状态。
如果比较器600b输入上(晶体管104的基极，负向差动输入)的电压变为高于(正向大于VDD)比较器600b的阈值时，则比较器600b的输出变为逻辑0并使晶体管242和244导通。当晶体管242导通时，一个正电压施加到输出晶体管250的栅极上，可以有效地导通晶体管250(输出248连接到V-或地)。当晶体管244导通时，一正电压施加到输出晶体管246的栅极上，可以有效地截止晶体管246(输出248由晶体管250的输出状态确定)。
如果比较器600a输入上(晶体管102的基极，正向差动输入)的电压变得(正向大于VDD)高于比较器600a的阈值时，则比较器600a的输出变为逻辑0，反相器256的输出变为逻辑1，并使晶体管252和254导通。当晶体管254导通时，无电压施加到输出晶体管250的栅极上，从而可以有效地截止晶体管250(输出248由晶体管246的输出状态确定)。当晶体管252导通时，一负电压(相对于VDD)施加到输出晶体管246的栅极上，可以有效地导通晶体管246(输出248连接到VDD上)。所以运算放大器400总是保持正确的输出相位。
参见图5，所示的是根据本发明实施例的负向检测比较器的电路示意图。负向检测比较器的电路总体用标号500来表示。PMOS晶体管502和504用作为比较器500的差动输入对，因为这种结构包括了在其共模电压范围内的地电位。比较器500的晶体管502和504具有不匹配的倾向，从而可以将比较器500的开关点调节为低于地电位或V-参考电位，但高于集电极-基极结变为正向偏置的电压点。最好，这种不匹配是通过使输入晶体管(502和504)的宽度长度比W/L互相不同而形成的。当输入降至比较器500的开关点以下时，其输出506接通至接地点(NMOS晶体管508导通)。
参见图6，所示的是根据本发明实施例的正向检测比较器的电路示意图。正向检测比较器的电路通过用标号600表示。NMOS晶体管602和604用作为比较器600的成对差动输入，因为这种结构包括了在其共模电压范围内的电压VDD。比较器600的晶体管602和604具有不匹配的倾向，因此可以将比较器600的开关点调节为高于VDD但低于集电极-基极结变为正向偏置时的电压点。最好，这种不匹配是通过使输入晶体管(602和604)的宽度长度比W/L互相不同而形成的。当输入高过比较器600的开关点时，其输出606接通至VDD点(PMOS晶体管608导通)。
因而，本发明很好地适于实现本发明的目的，并达到上述的结果和优点以及其他固有的性能。以上参考本发明的特殊实施例对本发明进行了描述、说明及限定，但上述说明不对本发明构成限制，并且也不能由其推断出某些限制。本发明能够在形式和功能上进行各种修改、改变及等效变换，这对所属技术领域的普通技术人员来说是显而易见的。所描述及说明的本发明的优选实施例仅只作为实例，并未穷尽述及本发明的整个范围。因此，本发明仅受提供对各个方面的等效物全面认定的附加权利要求书的实质和范围的限制。
权利要求
1．一种具有输出倒相保护的集成电路运算放大器，包括一个具有差动输入的运算放大器，其中一个差动输入是正输入，另一差动输入是负输入；第一比较器，它具有连接到运算放大器正输入上并检测其上电压的正向检测输入，连接到第一电压的负向检测输入以及具有第一和第二逻辑电平的输出，其中当正向检测输入的电压大于或等于第一电压时，输出为第一逻辑电平，当正向检测输入的电压小于第一电压时，输出为第二逻辑电平；第二比较器，它具有连接到运算放大器负输入上并检测其上电压的正向检测输入，连接到第一电压的负向检测输入以及具有第一和第二逻辑电平的输出，其中当正向检测输入的电压大于或等于第一电压时，输出为第一逻辑电平，当正向检测输入的电压小于第一电压时，输出为第二逻辑电平；第一比较器的输出连接到运算放大器的第一逻辑电路上，使得当第一比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及第二比较器的输出连接到运算放大器的第二逻辑电路上，使得当第二比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
2．根据权利要求1所述的集成电路运算放大器，进一步包括第三比较器，它具有连接到运算放大器正输入上并检测其上电压的负向检测输入，连接到第二电压的正向检测输入以及具有第一和第二逻辑电平的输出，其中当负向检测输入的电压小于或等于第二电压时，输出为第一逻辑电平，当负向检测输入的电压大于第二电压时，输出为第二逻辑电平；第四比较器，它具有连接到运算放大器负输入上并检测其上电压的负向检测输入，连接到第二电压的正向检测输入以及具有第一和第二逻辑电平的输出，其中当负向检测输入的电压小于或等于第二电压时，输出为第一逻辑电平，当负向检测输入的电压大于第二电压时，输出为第二逻辑电平；第四比较器的输出连接到运算放大器的第一逻辑电路上，使得当第四比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及第三比较器的输出连接到运算放大器的第二逻辑电路上，使得当第三比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
3．一种具有输出倒相保护的集成电路运算放大器，包括一个具有差动输入的运算放大器，其中一个差动输入是正输入，另一差动输入是负输入；第三比较器，它具有连接到运算放大器正输入上并检测其上电压的负向检测输入，连接到第二电压的正向检测输入以及具有第一和第二逻辑电平的输出，其中当负向检测输入的电压小于或等于第二电压时，输出为第一逻辑电平，当负向检测输入的电压大于第二电压时，输出为第二逻辑电平；第四比较器，它具有连接到运算放大器负输入上并检测其上电压的负向检测输入，连接到第二电压的正向检测输入以及具有第一和第二逻辑电平的输出，其中当负向检测输入的电压小于或等于第二电压时，输出为第一逻辑电平，当负向检测输入的电压大于第二电压时，输出为第二逻辑电平；第四比较器的输出连接到运算放大器的第一逻辑电路上，使得当第四比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及第三比较器的输出连接到运算放大器的第二逻辑电路上，使得当第三比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
4．根据权利要求1所述的集成电路运算放大器，其中所述的运算放大器包括双极输入晶体管。
5．根据权利要求1所述的集成电路运算放大器，其中所述的运算放大器包括结型场效应输入晶体管。
6．根据权利要求1所述的集成电路运算放大器，其中第一和第二比较器包括N-沟道和P-沟道金属氧化物半导体场效应晶体管。
7．根据权利要求1所述的集成电路运算放大器，其中第三和第四比较器包括N-沟道和P-沟道金属氧化物半导体场效应晶体管。
8．根据权利要求1所述的集成电路运算放大器，其中第一逻辑电路迫使运算放大器的输出晶体管的电压电平为最小。
9．根据权利要求1所述的集成电路运算放大器，其中第二逻辑电路迫使运算放大器的输出晶体管的电压电平为最大。
10．根据权利要求1所述的集成电路运算放大器，其中最小电压电平为地电位。
11．根据权利要求1所述的集成电路运算放大器，其中最大电压电平为施加到运算放大器的电源电压。
12．根据权利要求1所述的集成电路运算放大器，其中第一逻辑电平为逻辑1，第二逻辑电平为逻辑0。
13．根据权利要求1所述的集成电路运算放大器，其中第一逻辑电平为逻辑0，第二逻辑电平为逻辑1。
14．根据权利要求1所述的集成电路运算放大器，其中第一电压为地电位。
15．根据权利要求1所述的集成电路运算放大器，其中第二电压为施加到运算放大器的电源电压。
16．根据权利要求1所述的集成电路运算放大器，其中运算放大器及第一和第二比较器都制作在一个集成电路板上。
17．根据权利要求2所述的集成电路运算放大器，其中运算放大器及第一、第二、第三和第四比较器都制作在一个集成电路板上。
18．根据权利要求1所述的集成电路运算放大器，其中每个第一比较器的输入晶体管具有不同的宽度长度比。
19．根据权利要求1所述的集成电路运算放大器，其中每个第二比较器的输入晶体管具有不同的宽度长度比。
20．根据权利要求1所述的集成电路运算放大器，其中每个第三比较器的输入晶体管具有不同的宽度长度比。
21．根据权利要求1所述的集成电路运算放大器，其中每个第四比较器的输入晶体管具有不同的宽度长度比。
22．一种用于保护集成电路运算放大器输出倒相的方法，该运算放大器具有正负差动输入，所述方法包括以下步骤用第一比较器将运算放大器正输入的电压与第一电压相比较，其中当运算放大器正输入的电压大于或等于第一电压时，第一比较器的输出为第一逻辑电平，当运算放大器正输入的电压小于第一电压时，第一比较器的输出为第二逻辑电平；用第二比较器将运算放大器负输入的另一电压与第一电压相比较，其中当运算放大器负输入的另一电压大于或等于第一电压时，第二比较器的输出为第一逻辑电平，当运算放大器负输入的另一电压小于第一电压时，第二比较器的输出为第二逻辑电平；当第一比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及当第二比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
23．根据权利要求22所述的方法，进一步包括以下步骤用第三比较器将运算放大器正输入的电压与第二电压相比较，其中当运算放大器正输入的电压小于或等于第二电压时，第三比较器的输出为第一逻辑电平，当运算放大器正输入的电压大于第二电压时，第三比较器的输出为第二逻辑电平；用第四比较器将运算放大器负输入的另一电压与第二电压相比较，其中当运算放大器负输入的另一电压小于或等于第二电压时，第四比较器的输出为第一逻辑电平，当运算放大器负输入的另一电压大于第二电压时，第四比较器的输出为第二逻辑电平；当第四比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及当第三比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
24．一种用于保护集成电路运算放大器输出倒相的方法，该运算放大器具有正负差动输入，所述方法包括以下步骤用第三比较器将运算放大器正输入的电压与第二电压相比较，其中当运算放大器正输入的电压小于或等于第二电压时，第三比较器的输出为第一逻辑电平，当运算放大器正输入的电压大于第二电压时，第三比较器的输出为第二逻辑电平；用第四比较器将运算放大器负输入的另一电压与第二电压相比较，其中当运算放大器负输入的另一电压小于或等于第二电压时，第四比较器的输出为第一逻辑电平，当运算放大器负输入的另一电压大于第二电压时，第四比较器的输出为第二逻辑电平；当第四比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最小电压电平；及当第三比较器的输出为第二逻辑电平时，迫使运算放大器的输出为最大电压电平。
25．根据权利要求23所述的方法，其中最小电压电平为地电位，最大电压电平为运算放大器的电源电压。
26．根据权利要求24所述的方法，其中最小电压电平为地电位，最大电压电平为运算放大器的电源电压。
全文摘要
一种集成电路运算放大器,保护其防止因输入电压电平引起运算放大器输出倒相。电压比较器监测输入到运算放大器成对差动输入晶体管的输入电压。运算放大器和比较器可以制作在一集成电路基板上并封装在一个集成电路块中。当输入电压值引起输出倒相时,比较器将其检测出来,并使其耦合到防止运算放大器输出电压倒相的运算放大器电路中。
文档编号H03F1/52GK1318899SQ0111214
公开日2001年10月24日 申请日期2001年3月29日 优先权日2000年3月29日
发明者吉姆·诺兰 申请人:密克罗奇普技术公司