专利名称：数字锁相环控制晶闸管通用触发器的利记博彩app
技术领域：
一种数字锁相环控制晶闸管通用触发器，属于电力电子仪器技术领域，主要用于整流器、逆变器等变流设备中，尤其是控制需要12脉冲的低波纹系数的可控硅主电路中。
在已有技术中传统的可控硅触发电路都是根据不同的应用场合而设计的各自独立的控制电路，其通用性很低，不仅加大了产品的成本，而且降低设计和开发新产品的速度，同时也给调试和维护工作带来诸多不便；另外，现有的同类电路多是建立在模拟器件移相电路技术基础上的，其延迟方法使各相可控硅触发脉冲延迟角度难以调整平衡，电路复杂，尤其难以控制需要12脉冲的低波纹系数的可控硅主电路。
本实用新型的目的在于提供一种电路简单，集成度和精确度高，可靠性和通用性强，能满足电力和通信行业的高新技术对可控硅设备的要求，尤其能控制需要12脉冲的低波纹系数主电路的数字锁相环控制晶闸管通用触发器。
根据电路控制基本原理和可控硅主电路的特性，针对已有技术中存在的主要问题，本实用新型的基本构思是用通用触发电路来代替多种晶闸管触发电路，利用CMOS集成电路构成一个压控振器三相数字锁相环与主电源频率锁相，再加上具有相序检测、缺相检测及脉冲组合等功能的电路从而实现设计目的。
本实用新型的特征在于所述的数字锁相环控制晶闸管通用触发器，由输入接口1、电阻2、电源接口3、模拟信号选择集成块4、双D触发器集成块5、电容6、与门集成块7、输出接口8、发光二极管9、数字信号选择集成块10、电位器11、比较器集成块12、运算放大集成块13、异或门集成块14、锁相环集成块15、分频器集成块16、三端稳压集成块17、非门集成块18、移位寄存器集成块19、开关21、二极管22和电解电容23构成，上述的电子元器件分别按照滞后电路25、选择开关电路26、缺相检测电路27、缓冲放大电路28、软启动电路29、滤波电路30、基准电路31、压控振荡电路32、触发形式选择电路33、相序检测电路34、相位比较电路35、整形电路36、电源滤波电路37、电源电路38、逻辑组合电路39和分频电路40安装在带有测孔20的开放式的印刷线路板24上，上述的滞后电路25其前端通过输入接口1中的1XS1接三相电网，其后端通过开关电路26与整形电路36相连接；而电路26中的集成块4还直接与相序检测电路34和分频电路40相连接，整形电路36中的集成块12则与相位比较电路35和缺相检测电路27相连接；该电路27又通过输入接口1中的1XS5和软启动电路29及基准电路31与缓冲放大电路28相连接，然后又依次通过滤波电路30、压控振荡电路32与分频电路40和触发型式选择电路33相连接，该触发形式选择电路33又和上述的分频电路40、软启动电路29一起通过逻辑组合电路39和输出接口8与外接电器相连接，电源滤波电路37和电源电路38中的VCC与上述的其它电路中的VCC相连接，电源电路38通过电源接口3接25V交流电源。
上述的滞后电路25由上述的电阻2中的R17～28和R56及电容6中的C1～3和C10组成；上述的选择开关电路26由上述的开关21中的S1～S3和模拟信号选择集成块4组成；上述的缺相检测电路27由上述的比较器集成块12中的U1A～C、电阻2中的R29～31和R38及R44、电容6中的C12和电位器11中RP2和RP5组成；上述的缓冲放大电路28由上述的运算放大集成块13中的U17A、电阻2中的R36和R40～42和二极管22中的D7组成；上述的软启动电路29由上述的运算放大集成块13中的U17C、比较器集成块12中的U1D、与门集成块7中的U10B、电阻2中的R15、R45、R48、R50～55、和R61～62、电容6中的C8、电解电容23中的C9、二极管22中的D1～6和发光二极管9中的L2组成；上述的滤波电路30由上述的运算放大集成块13中的U17B和电阻2中的R16、R43及电解电容23中的C6、电容6中的C5和电位器11中的RP4组成；上述的基准电路31由上述的运算放大集成块13中的U17D和电阻2中的R39、R49及电位器11中的RP3组成；上述的压控振荡电路32由上述的锁相环集成块15和电阻2中的R46～47及电容6中的C7组成；上述的触发形式选择电路33由上述的与门集成块7中的U10A和U10D及U11A～B、异或门集成块14中的U16D、电阻2中的R1～2和R57以及开关21中的S4～6组成；上述的相序检测电路34由上述的双D触发器集成块5组成；上述的相位比较电路35由上述的异或门集成块14中的U16A～C、电阻2中的R32～35和电位器11中的RP1组成；上述的整形电路36由上述的比较器集成块12中的U15A～C及电阻2中的R67～69组成；上述的电源滤波电路37由上述的电容6中的C18～34组成；上述的电源电路38由和上述的电源接口3中的1XS4相接的三端稳压集成块17中的WY1～2、电阻2中的R63、电容6中的C17、发光二极管9的L3、二极管22中D11～12和电解电容23中的C11、C13～14及C16组成；上述的逻辑组合电路39由上述的与门集成块7中的U8A～D、U9A～D、U13A～D、U12A～D、U11C～D和电阻2中的R3～14组成；上述的分频电路40由上述的分频集成块16、移位寄存器集成块19、非门集成块18中的U7A～C、数字信号选择集成块10和非门集成块18中的U7D～F、电阻2中的R37和R59以及电容6中的C15组成。
本实用新型的优点是电路简单，印刷线路板为开放式的，无需装机壳，直接装入被控主电路中使用，由于其主要控制电路均采用CMOS数字集成电路，所以性能稳定，可靠性高，通用性强，能满足电力和通信行业高新技术对可控硅设备的要求，尤其能控制需要12脉冲的低波纹系数的可控硅主电路。
附
图1为本实用新型最佳实施例之一安装后结构示意图；附图2和附图3均为附图1的线路图。
图中1输入接口，2电阻，3电源接口，4模拟信号选择集成块，5双D触发器集成块，6电容，7与门集成块，8输出接口，9发光二极管，10数字信号选择集成块，11电位器，12比较器集成块，13运算放大集成块，14异或门集成块，15锁相环集成块，16分频器集成块，17三端稳压集成块，18非门集成块，19移位寄存器集成块，20测孔，21开关，22二极管，23电解电容，24印刷线路板，25滞后电路，26选择开关电路，27缺相检测电路，28缓冲放大电路，29软启动电路，30滤波电路，31基准电路，32压控振荡电路，33触发形式选择电路，34相序检测电路，35相位比较电路，36整形电路，37电源滤波电路，38电源电路，39逻辑组合电路，40分频电路。
结合附图和最佳实施例将本实用新型的结构特征进一步简述如下如附图2～3所示，由电阻2中各2M的R17～19、各15K的R20～25、各150K的R26～28和R56及电容6中各为0.033u的C1～3和C10所组成的滞后电路25，其前面通过3PIN型输入接口1中的1XS1和三相电网相接，其后面通过由3PIN型开关21中的S1～3和4053型模拟信号选择集成块4(U3)所组成的选择开关电路26与由LM339型比较器集成块12中的U15A～C和电阻2中各10K的R67～69所组成的整形电路36和由4013型双D触发器集成块5(U14)所组成的相序检测电路34以及由4024型分频器集成块16(U5)、40194型移位寄存器集成块19(U6)、4069型非门集成块18中的U7A～F、4019型数字信号选择集成块10(U2)、电阻2中各10K的R37和R59及电容6中0.33μf的C15所组成的分频电路40相连接，而电路36中的集成块12中的U15A～C则与由4077型异或门集成块14中的U16A～C和电阻2中各100K的R32～34和12K的R35以及电位器11中的50K的RP1所组成的相位比较电路35和由LM339型比较器集成块12中的U1A～C、电阻2中各47K的R29～31和R38及10K的R44、电容6中各0.22μf的C4和C12、电位器11中分别为50K和20K的RP2和RP5所组成的缺相检测电路27相连接，该电路27通过10PIN型的输入接口1中的1XS5和由LM324型的移位寄存器集成块19中的U17C、LM339型的比较器集成块12中的U1D、4081型与门集成块7中的U10B、电阻2中1.5K的R53，3.3K的R62，10K的R48、R51、R54、R61，20K的R52，27K的R55，32K的R45，47K的R15和100K的R50、电容6中0.1μ的C8和22μ的C9、IN4001型二极管22中的D1～6和LD605C型发光二极管9中的L2所组成的软启动电路29及由LM324型运算放大集成块13中U17D和电阻2中33K的R49和47K的R39及电位器11中的2K的RP3所组成的基准电路31与由LM324型运算放大器集成块13中U17A、电阻2中1K的R36，50K的R41，100K的R42，150K的R40和二极管22中的D7所组成的缓冲放大电路28相连接；然后再依次通过由LM324型运算放大集成块13中的U17B和电阻2中的30K的R43和33K的R16及电容6中0.68μf的C5、电解电容23中2200pf的C6以及电位器11中10K的RP4所组成的滤波电路30、由4046型锁相环集成块15(U4)和电阻2中各10K的R46～47及电容6中0.01μf的C7所组成的压控振荡电路32与上述的分频电路40和由4081型的与门集成块7中U10A、U10D、U11A～B、4077型异或门集成块14中的U16D和电阻2中各33K的R1～2及R57以及3PIN型开关21中S4～6所组成的触发形式选择电路33相连接；该电路33又和上述的电路40及29一起通过同时与上述电路35相连接的由4081型与门集成块7中的U8A～D、U9A～D、U13A～D、U12A～D、U11C～D及电阻2中的均为1K的R3～14所组成的逻辑组合电路39和输出接口8中的1XS2及1XS3与外接电器相连接；由电容6中均为0.01μf的C18～34所组成的电源滤波电路37和由MC7812T型三端稳压集成块WY1、WY2、IN4001型二极管22中的D11～12、电阻2中3.3K的R63、电容6中0.22μf的C17、电解电容23中2.2μf的C13，100μf的C11，470μf的C14和C16所组成的电源电路38中的VCC与上述其它电路中的VCC相连接，并通过电源接口3接25V交流电源。上述的所有电子元器件均按照上述电路25～40安装在装有TP1～8计8个测孔20的开放式印刷线路板24上。
作为本实施例的变更上述所有电子元器件的型号均可作等效替换。
权利要求1.一种数字锁相环控制晶闸管通用触发器，由电子元器件和印刷线路板24组成，其特征在于该通用触发器，由输入接口1、电阻2、电源接口3、模拟信号选择集成块4、双D触发器集成块5、电容6、与门集成块7、输出接口8、发光二极管9、数字信号选择集成块10、电位器11、比较器集成块12、运算放大集成块13、异或门集成块14、锁相环集成块15、分频器集成块16、三端稳压集成块17、非门集成块18、移位寄存器集成块19、开关21、二极管22和电解电容23构成，上述的电子元器件分别按照滞后电路25、选择开关电路26、缺相检测电路27、缓冲放大电路28、软启动电路29、滤波电路30、基准电路31、压控振荡电路32、触发形式选择电路33、相序检测电路34、相位比较电路35、整形电路36、电源滤波电路37、电源电路38、逻辑组合电路39和分频电路40安装在带有测孔20的开放式的印刷线路板24上，上述的滞后电路25其前端通过输入接口1中的IXS1接三相电网，其后端通过开关电路26与整形电路36相连接；而电路26中的集成块4还直接与相序检测电路34和分频电路40相连接，整形电路36中的集成块12则与相位比较电路35和缺相检测电路27相连接；该电路27又通过输入接口1中的1XS5和软启动电路29及基准电路31与缓冲放大电路28相连接，然后再依次通过滤波电路30、压控振荡电路32与分频电路40和触发型式选择电路33相连接，该触发型式选择电路33又和上述的分频电路40、软启动电路29一起通过逻辑组合电路39和输出接口8与外接电器相连接，电源滤波电路37和电源电路38中的VCC与上述的其它电路中的VCC相连接，电路38通过电源接口3接25V交流电源。
2.根据权利要求1所述的数字锁相环控制晶闸管通用触发器，其特征在于上述的滞后电路25由上述的电阻2中的R17～28和R56及电容6中的C1～3和C10组成；上述的选择开关电路26由上述的开关21中S1～S3和模拟信号选择集成块4组成；上述的缺相检测电路27由上述的比较器集成块12中的U1A～C、电阻2中的R29～31和R38及R44、电容6中的C12和电位器11中RP2和RP5组成；上述的缓冲放大电路28由上述的运算放大集成块13中的U17A、电阻2中的R36和R40～42和二极管22中的D7组成；上述的软启动电路29由上述的运算放大集成块13中的U17C、比较器集成块12中的U1D、与门集成块7中的U10B、电阻2中的R15、R45、R48、R50～55、和R61～62、电容6中的C8、电解电容23中的C9、二极管22中的D1～6和发光二极管9中的L2组成；上述的滤波电路30由上述的运算放大集成块13中的U17B和电阻2中的R16、R43及电解电容23中的C6、电容6中的C5和电位器11中的RP4组成；上述的基准电路31由上述的运算放大集成块13中的U17D和电阻2中的R39、R49及电位器11中的RP3组成；上述的压控振荡电路32由上述的锁相环集成块15和电阻2中R46～47以及电容6中的C7组成；上述的触发形式选择电路33由上述的与门集成块7中的U10A和U10D及U11A～B、异或门集成块14中的U16D、电阻2中的R1～2和R57以及开关21中的S4～6组成；上述的相序检测电路34由上述的双D触发器集成块5组成；上述的相位比较电路35由上述的异或门集成块14中的U16A～C、电阻2中的R32～35和电位器11中的RP1组成；上述的整形电路36由上述的比较器集成块12中的U15A～C及电阻2中的R67～69组成；上述的电源滤波电路37由上述的电容6中的C18～34组成；上述的电源电路38由和上述的电源接口3中的IXS4相连接的三端稳压集成块17中的WY1～2、电阻2中的R63、电容6中的C17、发光二极管9的L3、二极管22中D11～12和电解电容23中的C11、C13～14及C16组成；上述的逻辑组合电路39由上述的与门集成块7中的U8A～D、U9A～D、U13A～D、U12A～D、U11C～D和电阻2中的R3～14组成；上述的分频电路40由上述的分频集成块16、移位寄存器集成块19、非门集成块18中的U7A～C、数字信号选择集成块10和非门集成块18中的U7D～F、电阻2中的R37和R59以及电容6中的C15组成。
专利摘要一种数字锁相环控制晶闸管通用触发器，属电子仪器，主要用于整流器、逆变器等设备中，其特征是它由电阻、电容二极管和模拟选择、双D触发、与门、非门、异或门、数字选择、比较、运算放大、锁相环、分频、移位寄存等集成块，按照滞后、选择开关、缺相检测、缓冲放大、软启动、滤波、基准、压控振荡、触发选择、相序检测、相位比较、整形、分频逻辑组合等电路安装在线路板上。具有电路简单、集成度高、稳定可靠、通用性强等优点。
文档编号H02M1/00GK2269024SQ9622706
公开日1997年11月26日 申请日期1996年1月7日 优先权日1996年1月7日
发明者李效芳 申请人:青岛北方电气技术公司