电压整流电路的利记博彩app
【专利摘要】本实用新型的电压整流电路包含四个晶体管以及一电压/电流检测电路与一控制信号产生电路，其可以产生与一输入电压类似电平的一输出电压，而且当该电压/电流检测电路检测到输出电压或电流过高时，该控制信号产生电路可以通过控制至少一晶体管的电阻值来降低输出电压，以使得本实用新型的电压整流电路可以产生一稳定的输出电压。
【专利说明】电压整流电路【技术领域】
[0001]本实用新型是有关于一种电压整流电路，尤指一种使用晶体管来实作的电压整流电路。
【背景技术】
[0002]为了解决交流转直流或是防止元件的电源端与接地端的极性反接的问题，通常会使用如图1所示的桥式整流电路100来将不同的输入电压相位导回至固定的电压电平。参考图1所示的桥式整流电路100，桥式整流电路100包含有四个二极管Dl~D4，桥式整流电路100可以将输入电压V—IN转换为直流的固定输出电压V—0UT，然而，由于二极管Dl~D4本身有导通电压的限制，因此，输出电压会有一定的压降。举例来说，输出电压V—OUT的正极的电压通常比输入电压V—IN的正极的电压低0.3~0.9V，而输出电压V—OUT的负极的电压通常比输入电压V—IN的负极的电压高0.3~0.9V，因此，实际有效的输出电压V—OUT比起输入电压V—IN会少了 0.6~1.8V，这通常会造成后端元件无法获得足够的电压而无法正常工作。
【发明内容】
[0003]因此，本实用新型的目的之一在于提供一种电压整流电路，其使用晶体管来实作，以解决已知技术的问题。
[0004]依据本实用新型一实施例，一种电压整流电路包含:一第一电压输入端点以及一第二电压输入端点；一第一电压输出端点以及一第二电压输出端点；一第一晶体管与一第二晶体管，其中该第一晶体管的一第一电极连接到该第一电压输入端点，该第一晶体管的一第二电极连接到该第二晶体管的一第一电极与该第二电压输出端点，以及该第二晶体管的一第二电极连接到该第二电压输入端点；一第三晶体管以及一第四晶体管，其中该第三晶体管的一第一电极连接到该第一电压输入端点，该第三晶体管的一第二电极连接到该第四晶体管的一第一电极与该第一电压输出端点，该第四晶体管的一第二电极连接到该第二电压输入端点，该第三晶体管的一栅极经由一电阻连接到该第一晶体管的一栅极，该第四晶体管的一栅极经由一电阻连接到该第二晶体管的一栅极，该第一、第三晶体管的该栅极耦接至该第二电压输入端点，以及该第二、第四晶体管的该栅极耦接至该第一电压输入端点；一电压检测电路，用来检测该第一电压输出端点与该第二电压输出端点的电压电平，以产生一检测结果；以及一控制信号产生电路，耦接于该电压检测电路，用来依据该检测结果以产生一控制信号至该第一、第二、第三、第四晶体管中的一个晶体管的栅极。
[0005]依据本实用新型 另一实施例，一种电压整流电路包含:一第一电压输入端点以及一第二电压输入端点；一第一电压输出端点以及一第二电压输出端点；一第一晶体管与一第二晶体管，其中该第一晶体管的一第一电极连接到该第一电压输入端点，该第一晶体管的一第二电极连接到该第二晶体管的一第一电极与该第二电压输出端点，以及该第二晶体管的一第二电极连接到该第二电压输入端点；一第三晶体管以及一第四晶体管，其中该第三晶体管的一第一电极连接到该第一电压输入端点，该第三晶体管的一第二电极连接到该第四晶体管的一第一电极与该第一电压输出端点，该第四晶体管的一第二电极连接到该第二电压输入端点，该第三晶体管的一栅极经由一电阻连接到该第一晶体管的一栅极，该第四晶体管的一栅极经由一电阻连接到该第二晶体管的一栅极，该第一、第三晶体管的该栅极耦接至该第二电压输入端点，以及该第二、第四晶体管的该栅极耦接至该第一电压输入端点；一电流检测电路，用来检测该电压整流电路的一电流，以产生一检测结果；以及一控制信号产生电路，耦接于该电流检测电路，用来依据该检测结果以产生一控制信号至该第一、第二、第三、第四晶体管中的一个晶体管的栅极。
[0006]本实用新型的有益效果在于可以产生与输入电压类似的输出电压，且当输出电压过高时，可以通过控制晶体管的电阻值来降低输出电压，以维持一稳定的输出电压。
【专利附图】
【附图说明】
[0007]图1所示为已知桥式整流电路的示意图。
[0008]图2为依据本实用新型一第一实施例的电压整流电路的示意图。
[0009]图3为依据本实用新型一第二实施例的电压整流电路的示意图。
[0010]图4为依据本实用新型一第三实施例的电压整流电路的示意图。
[0011]图5为依据本实用新型一第四实施例的电压整流电路的示意图。
[0012]图6为依据本实用新型一第五实施例的电压整流电路的示意图。
[0013]图7为依据本实用新型一第六实施例的电压整流电路的示意图。
[0014]图8为依据本实`用新型一第七实施例的电压整流电路的示意图。
[0015][标号说明]
[0016]100桥式整流电路
[0017]200、300、400、500、600、700、800 电压整流电路
[0018]310、410、510 电压检测电路
[0019]320、420、520、620、720、820 控制信号产生电路
[0020]610、710、810 电流检测电路
[0021]Dl~D4 二极管 Ml~M4 晶体管
[0022]A、B 电压输入端点 C、D 电压输出端点
[0023]R电阻SW1、SW2开关
【具体实施方式】
[0024]请参考图2，图2为依据本实用新型一第一实施例的电压整流电路200的示意图。如图2所示，电压整流电路200包含有两个电压输入端点A、B、两个电压输出端点C、D、以及四个晶体管Ml~M4，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路200用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，电压整流电路200应用于车用发光二极管模块中，用来将汽车所提供的一直流输入电源转换为一直流输出电源给发光二极管模块使用，但本实用新型不以此为限。
[0025]在晶体管Ml~M4的连接上，晶体管Ml的漏极连接到端点A，晶体管Ml的源极连接到晶体管M2的漏极与端点D，晶体管M2的源极连接到端点B ；晶体管M3的源极连接到端点A，晶体管M3的漏极连接到晶体管M4的源极与端点C，晶体管M4的漏极连接到端点B，晶体管M3的栅极连接到晶体管Ml的栅极，晶体管M4的栅极连接到晶体管M2的栅极，晶体管MK M3的栅极连接至端点B，以及晶体管M2、M4的栅极连接至端点A。
[0026]在电压整流电路200的操作上，当输入电压V—IN的极性正确时(亦即电压整流电路200连接到电源上时没有反接，端点A为高电压、端点B为低电压)，晶体管M2与M3会导通，而晶体管Ml及M4则不会导通，因此，端点C的电压会与端点A相同，而端点D的电压则会与端点B相同，亦即输出电压V—OUT会很接近输入电压V—IN，而不会有已知技术中的压降问题。
[0027]另外，当输入电压V—IN的极性不正确(相反)时(亦即电压整流电路200连接到电源上时极性接反了，端点A为低电压、端点B为高电压)，晶体管Ml与M4会导通，而晶体管M2及M3则不会导通，因此，端点C的电压会与端点B相同，而端点D的电压则会与端点A相同，亦即输出电压V—OUT的极性仍然是正确的(端点C为高电压、端点D为低电压)，且其电压会很接近输入电压V—IN，不会有已知技术中的压降问题。
[0028]然而，虽然图2所示的电压整流电路200可以产生与输入电压V—IN类似的输出电压V—0UT，但由于在某些情况下，输入电压V—IN的振幅可能会突然增加，因此会造成输出电压V—OUT也跟着变动而影响到后端电路的操作，为了解决此一问题，本实用新型提出了以下实施例以提供一个稳定的输出电压V—OUT至后端电路。
[0029]请参考图3，图3为依据本实用新型一第二实施例的电压整流电路300的示意图。如图3所示，电压整流电路300包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、两个电阻R、一电压检测电路310、一控制信号产生电路320、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路300用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0030]在电压整流电路300中，电压检测电路310与控制信号产生电路320是以输出电压V—OUT来作为供应电压，且电压检测电路310会检测输出电压V—OUT的电压电平是否高于一临界值以产生一检测结果，若是高于临界值，则控制信号产生电路320会根据该检测结果来产生一控制信号以调整晶体管M3或是M4的电阻值，以降低输出电压V—OUT的电平。
[0031]更具体来说，当输入电压V—IN的极性正确时(亦即电压整流电路300连接到电源上时没有反接，端点A为高电压、端点B为低电压)，晶体管M2与M3会导通，而晶体管Ml及M4则不会导通，开关SWl是导通状态，而开关SW2则是未导通状态。此时，若是输出电压V—OUT的电压电平正常(未高于临界值)，则控制信号产生电路320会产生一低电平的控制电压(例如OV或是端点B的电压电平)至晶体管M3以导通晶体管M3，此时电压整流电路300的操作基本上与图2所示的电压整流电路200相同。然而，若是输出电压V—OUT的电压电平高于临界值，则控制信号产生电路320会产生一控制电压至晶体管M3以增加晶体管M3的电阻值，使得端点C的电压电平低于端点A的电压电平(因为晶体管M3有较大的压降)，如此一来，输出电压V—OUT便可以有效地降低以维持一稳定的数值。
[0032]另一方面，当输入电压V—IN的极性不正确(相反)时(亦即电压整流电路300连接到电源上时极性接反了，端点A为低电压、端点B为高电压)，晶体管Ml与M4会导通，而晶体管M2及M3则不会导通，开关SW2是导通状态，而开关SWl则是未导通状态。此时，若是输出电压V—OUT的电压电平正常(未高于临界值)，则控制信号产生电路320会产生一低电平的控制电压(例如OV或是端点B的电压电平)至晶体管M4以导通晶体管M4，此时电压整流电路300的操作基本上与图2所示的电压整流电路200相同。然而，若是输出电压V—OUT的电压电平高于临界值，则控制信号产生电路320会产生一控制电压至晶体管M4以增加晶体管M4的电阻值，使得端点C的电压电平低于端点B的电压电平(因为晶体管M4有较大的压降)，如此一来，输出电压V—OUT便可以有效地降低以维持一稳定的数值。
[0033]于上述实施例中，控制信号产生电路320所产生的控制信号是一直流电压，然而，于本实用新型的其它实施例中，控制信号可以是一脉冲宽度调制(Pulse WidthModulation,PffM)信号，亦即通过控制脉冲宽度调制信号的工作周期(duty cycle)来达到控制晶体管M3或是M4的电阻值(压降)的目的。
[0034]请参考图4，图4为依据本实用新型一第三实施例的电压整流电路400的示意图。如图4所示，电压整流电路400包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、两个电阻R、一电压检测电路410、一控制信号产生电路420、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路400用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0035]在电压整流电路400中，电压检测电路410与控制信号产生电路420是以输出电压V—OUT来作为供应电压，且电压检测电路410会检测输出电压V—OUT的电压电平是否高于一临界值以产生一检测结果，若是高于临界值，则控制信号产生电路420会根据该检测结果来产生一控制信号以调整晶体管Ml或是M2的电阻值，以降低输出电压V—OUT的电平。
[0036]更具体来说，当输入电压V—IN的极性正确时(亦即电压整流电路400连接到电源上时没有反接，端点A为高电压、端点B为低电压)，晶体管M2与M3会导通，而晶体管Ml及M4则不会导通，开关SWl是导通状态，而开关SW2则是未导通状态。此时，若是输出电压V—OUT的电压电平正常(未高于临界值)，则控制信号产生电路420会产生一高电平的控制电压(例如类似端点A的电压电平)至晶体管M2以导通晶体管M2，此时电压整流电路400的操作基本上与图2所示的电压整流电路200相同。然而，若是输出电压V—OUT的电压电平高于临界值，则控制信号产生电路420会产生一控制电压至晶体管M2以增加晶体管M2的电阻值，使得端点D的电压电平高于端点B的电压电平(因为晶体管M2有较大的压降)，如此一来，输出电压V—OUT便可以有效地降低以维持一稳定的数值。
[0037]另一方面，当输入电压V—IN的极性不正确(相反)时(亦即电压整流电路400连接到电源上时极性接反了，端点A为低电压、端点B为高电压)，晶体管Ml与M4会导通，而晶体管M2及M3则不会导通，开关SW2是导通状态，而开关SWl则是未导通状态。此时，若是输出电压V—OUT的电压电平正常(未高于临界值)，则控制信号产生电路420会产生一高电平的控制电压(例端点B的电压电平)至晶体管Ml以导通晶体管M1，此时电压整流电路400的操作基本上与图2所示的电压整流电路200相同。然而，若是输出电压V—OUT的电压电平高于临界值，则控制信号产生电路420会产生一控制电压至晶体管Ml以增加晶体管Ml的电阻值，使得端点D的电压电平高于端点A的电压电平(因为晶体管Ml有较大的压降)，如此一来，输出电压V—OUT便可以有效地降低以维持一稳定的数值。
[0038]于上述实施例中，控制信号产生电路420所产生的控制信号是一直流电压，然而，于本实用新型的其它实施例中，控制信号可以是一脉冲宽度调制(Pulse WidthModulation,PffM)信号，亦即通过控制脉冲宽度调制信号的工作周期(duty cycle)来达到控制晶体管Ml或是M2的电阻值(压降)的目的。
[0039]参考以上图3以及图4的实施例，电压整流电路300中的电压检测电路310与控制信号产生电路320可以在输出电压V—OUT过高时，通过控制晶体管M3以及M4的电阻值来降低端点C的电压电平，而达到降低输出电压V—OUT的目的；而电压整流电路400中的电压检测电路410与控制信号产生电路420可以在输出电压V—OUT过高时，通过控制晶体管Ml以及M2的电阻值来提高端点D的电压电平，因而达到降低输出电压V—OUT的目的。于本实用新型的下一实施例中，可以通过结合图3以及图4的范例，来降低端点C的电压电平，并同时提升端点D的电压电平，以达到降低输出电压V—OUT的目的。具体来说，请参考图5，图5为依据本实用新型一第四实施例的电压整流电路500的示意图。如图5所示，电压整流电路500包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、四个电阻R、一电压检测电路510、一控制信号产生电路520、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路500用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0040]在电压整流电路500的操作上，控制信号产生电路520会产生两个控制信号，并通过调整晶体管M2与M3，或是晶体管Ml与M4来达到降低端点C的电压电平，并同时提升端点D的电压电平的目的，由于电压整流电路500的操作是由图3、4的实施例结合而成，且本领域技术人员应可在阅读过上述有关于图3、4的实施例后清楚地了解电压整流电路500的详细操作，故细节在此不予赘述。
[0041]请参考图6，图6为依据本实用新型一第五实施例的电压整流电路600的示意图。如图6所示，电压整流电路600包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、两个电阻R、一电流检测电路610、一控制信号产生电路320、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路600用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0042]在电压整流电路600中，电流检测电路610与控制信号产生电路620是以输出电压V—OUT来作为供应电压，且电流检测电路610会检测输出电流(例如流经晶体管M3的电流)是否高于一临界值以产生一检测结果，若是高于临界值，则控制信号产生电路620会根据该检测结果来产生一控制信号以调整晶体管M3或是M4的电阻值，以降低输出电压V—OUT的电平。
[0043]电压整流电路600与图3所示的电压整流电路300十分类似，所差异仅仅在于电压整流电路600是将图3的电压检测电路310替换为电流检测电路610，由于本领域技术人员应可在阅读过上述有关于图3的实施例后清楚地了解电压整流电路600的详细操作，故细节在此不予赘述。
[0044]请参考图7，图7为依据本实用新型一第六实施例的电压整流电路700的示意图。如图7所示，电压整流电路700包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、两个电阻R、一电流检测电路710、一控制信号产生电路720、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路700用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0045]在电压整流电路700中，电流检测电路710与控制信号产生电路720是以输出电压V—OUT来作为供应电压，且电流检测电路710会检测输出电流(例如流经晶体管M3的电流)是否高于一临界值以产生一检测结果，若是高于临界值，则控制信号产生电路720会根据该检测结果来产生一控制信号以调整晶体管Ml或是M2的电阻值，以降低输出电压V—OUT的电平。
[0046]电压整流电路700与图4所示的电压整流电路400十分类似，所差异仅仅在于电压整流电路700是将图4的电压检测电路410替换为电流检测电路710，由于本领域技术人员应可在阅读过上述有关于图4的实施例后清楚地了解电压整流电路700的详细操作，故细节在此不予赘述。
[0047]请参考图8，图8为依据本实用新型一第七实施例的电压整流电路800的示意图。如图8所示，电压整流电路800包含有两个电压输入端点A、B、两个电压输出端点C、D、四个晶体管Ml?M4、四个电阻R、一电流检测电路810、一控制信号产生电路820、以及两个开关SW1、SW2，其中Ml与M2为N型金属氧化物半导体晶体管(NMOS)，而M3与M4为P型金属氧化物半导体晶体管(PMOS)。电压整流电路800用来在端点A、B接收一输入电压V—IN，并在端点C、D产生一输出电压V—OUT。此外，于本实施例中，开关SW1、SW2是使用N型金属氧化物半导体晶体管来实作，但本实用新型不以此为限。
[0048]电压整流电路800与图5所示的电压整流电路500十分类似，所差异仅仅在于电压整流电路800是将图5的电压检测电路510替换为电流检测电路810，由于本领域技术人员应可在阅读过上述有关于图5的实施例后清楚地了解电压整流电路800的详细操作，故细节在此不予赘述。
[0049]简要归纳本实用新型，于本实用新型的电压整流电路，其可以产生与输入电压类似的输出电压，且当输出电压过高时，可以通过控制晶体管的电阻值来降低输出电压，以维持一稳定的输出电压。
【权利要求】
1.一种电压整流电路，其特征在于，包含有: 一第一电压输入端点以及一第二电压输入端点； 一第一电压输出端点以及一第二电压输出端点； 一第一晶体管与一第二晶体管，其中该第一晶体管的一第一电极连接到该第一电压输入端点，该第一晶体管的一第二电极连接到该第二晶体管的一第一电极与该第二电压输出端点，以及该第二晶体管的一第二电极连接到该第二电压输入端点； 一第三晶体管以及一第四晶体管，其中该第三晶体管的一第一电极连接到该第一电压输入端点，该第三晶体管的一第二电极连接到该第四晶体管的一第一电极与该第一电压输出端点，该第四晶体管的一第二电极连接到该第二电压输入端点，该第三晶体管的一栅极经由一电阻连接到该第一晶体管的一栅极，该第四晶体管的一栅极经由一电阻连接到该第二晶体管的一栅极，该第一、第三晶体管的该栅极耦接至该第二电压输入端点，以及该第二、第四晶体管的该栅极耦接至该第一电压输入端点； 一电压检测电路，用来检测该第一电压输出端点与该第二电压输出端点的电压电平，以产生一检测结果；以及 一控制信号产生电路，耦接于该电压检测电路，用来依据该检测结果以产生一控制信号至该第一、第二、第三、第四晶体管中的一个晶体管的栅极。
2.根据权利要求1所述的电压整流电路，其特征在于，还包含有: 一第一开关，用以选择性地将该控制信号传送到该第三晶体管的该栅极；以及 一第二开关，用以选择性地将该控制信号传送到该第四晶体管的该栅极。
3.根据权利要求1所 述的电压整流电路，其特征在于，还包含有: 一第一开关，用以选择性地将该控制信号传送到该第一晶体管的该栅极；以及 一第二开关，用以选择性地将该控制信号传送到该第二晶体管的该栅极。
4.根据权利要求1所述的电压整流电路，其特征在于，其中该控制信号产生电路依据该检测结果以分别产生两个控制信号至该第二晶体管与该第三晶体管的栅极，或是依据该检测结果以分别产生两个控制信号至该第一晶体管与该第四晶体管的栅极。
5.根据权利要求4所述的电压整流电路，其特征在于，还包含有: 一第一开关，用以选择性地将该两个控制信号传送到第二晶体管与该第三晶体管的栅极；以及 一第二开关，用以选择性地将该两个控制信号传送到第一晶体管与该第四晶体管的栅极。
6.一种电压整流电路，其特征在于，包含有: 一第一电压输入端点以及一第二电压输入端点； 一第一电压输出端点以及一第二电压输出端点； 一第一晶体管与一第二晶体管，其中该第一晶体管的一第一电极连接到该第一电压输入端点，该第一晶体管的一第二电极连接到该第二晶体管的一第一电极与该第二电压输出端点，以及该第二晶体管的一第二电极连接到该第二电压输入端点； 一第三晶体管以及一第四晶体管，其中该第三晶体管的一第一电极连接到该第一电压输入端点，该第三晶体管的一第二电极连接到该第四晶体管的一第一电极与该第一电压输出端点，该第四晶体管的一第二电极连接到该第二电压输入端点，该第三晶体管的一栅极经由一电阻连接到该第一晶体管的一栅极，该第四晶体管的一栅极经由一电阻连接到该第二晶体管的一栅极，该第一、第三晶体管的该栅极耦接至该第二电压输入端点，以及该第二、第四晶体管的该栅极耦接至该第一电压输入端点； 一电流检测电路，用来检测该电压整流电路的一电流，以产生一检测结果；以及一控制信号产生电路，耦接于该电流检测电路，用来依据该检测结果以产生一控制信号至该第一、第二、第三、第四晶体管中的一个晶体管的栅极。
7.根据权利要求6所述的电压整流电路，其特征在于，还包含有: 一第一开关，用以选择性地将该控制信号传送到该第三晶体管的该栅极；以及 一第二开关，用以选择性地将该控制信号传送到该第四晶体管的该栅极。
8.根据权利要求6所述的电压整流电路，其特征在于，还包含有: 一第一开关，用以选择性地将该控制信号传送到该第一晶体管的该栅极；以及 一第二开关，用以选择性地将该控制信号传送到该第二晶体管的该栅极。
9.根据权利要求6所述的电压整流电路，其特征在于，其中该控制信号产生电路依据该检测结果以分别产生两个控制信号至该第二晶体管与该第三晶体管的栅极，或是依据该检测结果以分别产生两个控制信号至该第一晶体管与该第四晶体管的栅极。
10.根据权利要求9所述的电压整流电路，其特征在于，还包含有: 一第一开关，用 以选择性地将该两个控制信号传送到第二晶体管与该第三晶体管的栅极；以及 一第二开关，用以选择性地将该两个控制信号传送到第一晶体管与该第四晶体管的栅极。
【文档编号】H02M7/219GK203608103SQ201320393475
【公开日】2014年5月21日 申请日期:2013年7月3日 优先权日:2013年5月29日
【发明者】李宗学, 黄德燻 申请人:精拓科技股份有限公司