专利名称：一种过压保护电路、ic芯片及过压保护方法
技术领域：
本发明属于集成电路领域，尤其涉及一种过压保护电路、IC芯片及过压保护方法。
背景技术：
过压保护电路是指当为芯片供电的电压或者芯片自身产生的电压超出设计范围时，为芯片内部电路提供保护的电路，以避免芯片内部电路工作异常甚至芯片被损坏。在现有技术条件下，过压保护电路分为两种一种为芯片外部保护电路，这种保护方式需要增加外部高压器件，当芯片接入电压超过一定值时，断开芯片供电或者将芯片接入的电压稳定在一定值以保护芯片内部电路，但由于这种保护方式需要增加外部元器件，因而在芯片应用时增加了操作的复杂程度。
另一种为芯片内部保护电路，这种保护方式一般通过断开芯片供电的方式来实现。图I示出了现有芯片内过压保护电路一般性结构，其中IC芯片I包括IC内部电路11以及由开关12和电压检测电路13组成的过压保护电路。该开关12连接于电源10与IC内部电路11之间，该电压检测电路13连接于电源10与开关12的控制端之间。电压检测电路13对进入IC芯片I内部的电源10电压进行检测，当电源10电压高于IC芯片I的工艺耐压值时，电压检测电路13发出控制信号，关闭开关12，使电源10和IC内部电路11断开，以保护IC内部电路11。图2示出了 IC内部电路普通P衬底双阱CMOS工艺的器件结构，其中PMOS管230包括漏极(PD)231、栅极(PG)232、源极(PS) 233、衬底N阱236、漏极-衬底寄生二极管234、源极-衬底寄生二极管235，N阱-P衬底寄生二极管250 ;NM0S管240包括漏极(ND) 241、栅极(NG) 242、源极(NS) 243、衬底P阱246、漏极-衬底寄生二极管244、源极-衬底寄生二极管245，P阱-P衬底寄生电阻251。另外，NMOS管240中的衬底P阱246和P衬底252必须连接在一起，并且接在0电位(GND)。在该工艺下，芯片的工作电压为V1, PG 232和PD 231、PS 233和PG 232、衬底N阱 236 和 PD 231、衬底 N 阱 236 和 PS 233,ND 241 和 NG 242,NG 242 和 NS 243,ND 241 和衬底P阱246、NS 243和衬底P阱246、之间的耐压值均为V2，漏极-衬底寄生二极管234、源极-衬底寄生二极管235、漏极-衬底寄生二极管244、源极-衬底寄生二极管245的反向击穿电压也为V2，N阱-P衬底寄生二极管250的耐压为VB。由于漏极-衬底寄生二极管234、源极-衬底寄生二极管235为N+P_结，漏极-衬底寄生二极管244、源极-衬底寄生二极管245为N_P+结，比N_P_结的N阱-P衬底寄生二极管250的反向击穿电压低得多，因此MOS器件能够承受的极限电压为V2。为确保IC芯片能够正常工作，加在PG 232和231、PS 233和PG 232、衬底N阱236和TO 231、衬底N阱236和PS 233上的电压不能超过V2,否则PG 232的栅氧被击穿，寄生二极管234、235也被击穿造成反向导通，加在ND 241和NG242,NG 242和NS 243,ND 241和衬底P阱246、NS 243和衬底P阱246上的电压也不能超过V2，否则NG 242的栅氧有可能被击穿，寄生二极管244、245也有可能被击穿造成反向导通，IC芯片将遭到不可逆的损坏。结合图I和图2可以看出，在常规芯片内过压保护系统中，由于工艺制程的限制，开关12只能保证电源10在一定范围内使IC内部电路11和电源10断开，若电源10的电压超过IC芯片I工艺制程的耐压极限值，则开关12将被损坏，开关12被损坏后，电源10将直接接驳IC内部电路11，导致IC内部电路11同样遭受不可逆的损坏。
发明内容
本发明实施例的目的在于提供一种过压保护电路，旨在解决在工艺制程的限制下，当芯片供电电压处于双倍工艺耐压值内，能够保证IC芯片正常工作，不遭受损坏的问题。
本发明实施例是这样实现的，一种过压保护电路，连接于电源与IC内部电路之间，包括电压检测电路，所述过压保护电路还包括栅控制电路，所述栅控制电路的信号输入端与所述电压检测电路输出端连接，所述栅控制电路的电源输入端与所述电源的正极连接，用于将电压检测信号转换为栅控制信号;第一开关管，所述第一开关管的控制端与所述栅控制电路的输出端连接，所述第一开关管的电流输入端与所述电源正极连接，所述第一开关管的电流输出端与所述IC内部电路连接，用于根据所述栅控制信号改变其等效阻抗，降低芯片内部电压；以及辅助分流环路，所述辅助分流环路的输入端与所述开关管的电流输出端连接，所述辅助分流环路的输出端与所述电源负极连接，用于通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压。本发明实施例的另一目的在于提供一种采用上述过压保护电路的IC芯片。本发明实施例的另一目的在于提供一种过压保护方法，所述方法包括下述步骤检测电源电压，并输出电压检测信号；将电压检测信号转换为栅控制信号；根据所述栅控制信号改变第一开关的等效阻抗，降低芯片内部电压；通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压。在本发明实施例中，于芯片内部利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，使电源电压处于工艺耐压值的两倍以内，仍能保证芯片正常工作，实现无需外部器件达到双倍耐压，简化了芯片的应用。
图I为现有芯片内过压保护电路一般性结构图；图2为IC内部电路普通P衬底双阱CMOS工艺的器件结构图；图3为本发明一实施例提供的P衬底普通CMOS工艺下过压保护电路的结构图；图4为本发明一实施例提供的栅控制电路的结构图；图5为本发明一实施例提供的相关电压关系图6为本发明一实施例提供的过压保护方法的实现流程图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。本发明实施例于芯片内部利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，实现无需外部器件达到双倍耐压。作为本发明一实施例提供的过压保护电路，连接于电源与IC内部电路之间，包括电压检测电路，所述过压保护电路还包括 栅控制电路，所述栅控制电路的信号输入端与所述电压检测电路输出端连接，所述栅控制电路的电源输入端与所述电源的正极连接，用于将电压检测信号转换为栅控制信号;第一开关管，所述第一开关管的控制端与所述栅控制电路的输出端连接，所述第一开关管的电流输入端与所述电源正极连接，所述第一开关管的电流输出端与所述IC内部电路连接，用于根据所述栅控制信号改变其等效阻抗，降低芯片内部电压；以及辅助分流环路，所述辅助分流环路的输入端与所述开关管的电流输出端连接，所述辅助分流环路的输出端与所述电源负极连接，用于通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压。本发明实施例还提供了一种采用上述过压保护电路的IC芯片。在本发明实施例中，于芯片内部利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，使电源电压处于工艺耐压值的两倍以内，仍能保证芯片正常工作，实现无需外部器件达到双倍耐压，简化了芯片的应用。以下结合具体实施例对本发明的实现进行详细说明。图3示出本发明一实施例提供的P衬底普通CMOS工艺下过压保护电路的结构，为了便于说明，仅示出了与本发明相关的部分。其中IC芯片3包括IC内部电路15和过压保护电路，该过压保护电路进一步包括电压检测电路31、栅控制电路32、第一开关管33以及辅助分流环路34。其中，电压检测电路31的输入端与电源30的正极连接，电压检测电路31的输出端与栅控制电路32的信号输入端连接，栅控制电路32的电源输入端与电源30的正极连接，栅控制电路32的输出端与第一开关管33的控制端连接，第一开关管33的电流输入端与电源30的正极连接，第一开关管33的电流输出端分别与辅助分流环路34和IC内部电路35的输入端连接，其节点电压为芯片内部电压，电源30的负极分别与辅助分流环路34和IC内部电路35的输出端连接。作为本发明一实施例，第一开关管33可以为P型MOS管，该P型MOS管的源级为开关管33的电流输入端，漏极为开关管33的电流输出端，栅极为开关管33的控制端。辅助分流环路34包括基准电压源340，用于为辅助分流环路34提供基准电压，其正极与运算放大器Ul的反向输入端连接，其负极与第二开关管341的电流输出端连接；
运算放大器Ul,用于将芯片内部电压与基准电压比较,输出控制信号,其正向输入端为辅助分流环路34的输入端；第二开关管341，用于根据控制信号控制分流，以降低芯片内部电流，其控制端与运算放大器Ul的输出端连接，电流输入端与运算放大器Ul的正向输入端连接，电流输出端为辅助分流环路34的输出端。作为本发明一优选实施例，第二开关管341可以为N型MOS管，该N型MOS管的漏极为第二开关管341的电 流输入端，源级为第二开关管341的电流输出端，栅极为第二开关管341的控制端。在本发明实施例中，芯片能够保持正常工作所承受的最大电源电压为V3，Ves为MOS管的栅-源电压，Vgd为MOS管栅-漏电压，Vds为MOS管漏-源电压。电压检测电路31对电源30电压进行检测，输出电压检测信号，当电源30电压低于电压V1，则栅控制电路32根据电压检测信号将栅控制信号拉至O电位，第一开关管33处于线性区，可以等效为导线，电源30与IC内部电路35短接，电源30直接向IC内部电路35供电，IC芯片处于安全工作电压。当电源30电压高于电压V1且低于电压V2时，则栅控制电路32根据电压检测信号，输出栅控制信号，其电压为此时第一开关管33的源-栅电压Vsei,且Vsei小于等于V2,第一开关管33仍然处于线性区，并可以等效为具有一定阻值的电阻，分取部分电源30电压，以降低芯片内部电压。此时，芯片内部电压小于电压V2，使IC内部电路35能够正常工作。该芯片内部电压Vic的计算公式为Vic — Vsouece-Iload X Rpm0Si其中Vrc为芯片内部电压，Vsquke为电源30电压，1_为IC内部电路35的耗电，Rpmosi为第一开关管33此时的等效电阻。当电源30电压高于电压V2且低于电压V3时，则栅控制电路32根据电压检测信号输出栅控制信号，其电压为此时第一开关管33的源-栅电压Vse2,且Vse2小于等于V2,第一开关管33处于饱和区，并可以等效为具有较大阻值的电阻，分取大部分电源30电压，进一步降低芯片内部电压。同时，运算放大器U1、第二开关管341以及基准电压源340组成的辅助分流环路34开始工作，令第二开关管341抽取IC内部电路35额定外的电流，由于该额定电流不变，因此第一开关管33的电流增大，进而提高第一开关管33的分压效果，进一步降低了芯片内部电压，此时，芯片内部电压Vic不高于电压V2，保证IC内部电路35不被损坏。IC内部电路35可以根据电压检测电路31提供的信号，判断是否能够正常工作。此时芯片内部电压Vrc的计算公式为Vlc — Vsource-(Iload+Inmos) X Rpmos2其中Vic为IC内部电压，Vsquke为电源30电压，Iload为IC内部电路35的耗电，Inmos为第二开关管341抽取的额定外电流，Rpmosi为第一开关管33此时的等效电阻。在本发明实施例中，第一开关管33的源级电压为电源30电压，漏极电压为芯片内部电压，第一开关管33的漏-源电压Vds最大值为V2，IC内部电压的最大耐压值也为V2,因此，得到IC的极限耐压值为V3 = MIN(2X V2, Vb)其中Vb为第一开关管33的寄生二极管的反向击穿电压，由于Vb通常大于2%,因此，V3 = 2V2，此时，电路中各器件电压值除寄生二极管外都不超过V2，可以参考图2中的寄生二极管250，因此器件不会损坏，即芯片实现二倍耐压。图4示出本发明一实施例提供的栅控制电路的结构，为了便于说明，仅示出了与本发明相关的部分。作为本发明一实施例，栅控制电路可以但不限于包括信号转换单兀401、第一电平转移单元402、第二电平转移单元403、第三电平转移单元404、第三开关405、第四开关406、第五开关407、第一电流源408、第二电流源409及电阻R410。信号转换单元401的输入端为栅控制电路的输入端，信号转换单元401的第一数字输出端与第一电平转移单元402的输入端连接，信号转换单元401的第二数字输出端与第四开关406的控制端连接，信号转换单元401的第三数字输出端与第五开关407的控制端连接，信号转换单元401的第一模拟输出端与第二电平转移单元403的控制端连接，信号转换单元401的第二模拟输出端与第三电平转移单元404的控制端连接，第一电平转移单元402的输出端与第三开关405的控制端连接，第三开关405的输入端为栅控制电路的电 源输入端与电源30的正极连接，第三开关405的输出端与电阻410的一端连接，第三开关405的输出端与电阻410的公共端为栅控制电路的输出端，电阻410的另一端同时连接第一电流源408的正极和第二电流源409的正极，第一电流源408的负极连接第二电平转移单元403的输入端，第二电平转移单元403的输出端连接第四开关406的输入端，第四开关406的输出端接地或与外部电源30的负极连接，第二电流源409的负极连接第三电平转移单元404的输入端，第三电平转移单元404的输出端连接第五开关407的输入端，第五开关407的输出端接地或与外部电源30的负极连接。在本发明实施例中，信号转换单元401将接收的电压检测信号分别转换为通过第一数字端输出的第一数字信号、通过第二数字端输出的第二数字信号、通过第三数字端输出的第三数字信号、通过第一模拟端输出的第一模拟信号、通过第二模拟端输出的第二模拟信号。当电源30电压低于V1时，第一数字信号通过第一电平转移单元402控制第三开关405断开，第二数字信号控制第四开关406闭合，第三数字信号控制第五开关407闭合，由于第一电流源408和第二电流源409的作用，输出的栅控制信号电压为O。当电源30电压高于V1且低于V2时，第一数字信号通过第一电平转移单元402控制第三开关405闭合，第二数字信号控制第四开关406闭合，第三数字信号控制第五开关407断开，由于第一电流源408在电阻R410上的作用，输出的栅控制信号电压为Vgsi — Vsouece-Isouecei X R其中Vesi为栅控信号的电压值，Vsouecei为电源30电压值，Is0UECE为第一电流源408的电流值，R为电阻R410的电阻值。当电源30电压高于V2且低于V3时,第一数字信号通过第一电平转移单兀402控制第三开关405闭合；第二数字信号控制第四开关406闭合；第三数字信号控制第五开关407闭合，第一模拟信号通过第二电平转移单元403升高第一电流源408负端电压，以保证第一电流源408两端的压降不高于V2，第二模拟信号通过第三电平转移单元404升高第二电流源409负端电压，以保证第二电流源409两端的压降不高于V2。由于第一电流源408和第二电流源409在电阻R410上的作用，输出的栅控制信号电压为
Vgs2 — Vsouece- (ISouecei+IS0UECE2) XR其中Vgs2为栅控信号的电压值，Vsouece为电源30电压值，Isqukei为第一电流源408的电流值，Isouece2为第二电流源409的电流值，R为电阻R410的电阻值。图5示出本发明一实施例提供的相关电压关系，为了便于说明，仅示出了与本发明相关的部分。在本发明实施例中，横坐标为电源30电压，纵坐标为对应的电压值，A示出了电源电压值的变化，B示出了栅控制信号的电压变化，其单位为伏。当电源30电压低于V1时，栅控制信号为0，源-栅电压Vsetl等于电源电压，第一开关管33处于线性区，可以等效为导线，电源30直接向IC内部电路35供电，IC内部电压低于V1 ;当电源电压高于V1且低于V2时，栅控制信号随电源电压按比例变化，源-栅电压Vsei等于电源电压与栅控制信号的差值，第一开关管33可以等效为具有一定阻值的电阻以分取部分电源30电压，其阻值与源-栅电压Vsei成反比关系，此时，芯片内部电压小于电压V2 ;当电源电压高于V2且低于V3时，栅控制信号随电源电压按比例变化，源-栅电压Vsei等于电源电压与栅控制信号的差值，第一开关管33处于饱和区，并可以等效为具有较大阻值的电阻以分取大部分电源30电压，进一步降低芯片内部电压，其阻值与源-栅电压Vsei成反比关系。同时，运算放大器U1、第二开关管341以及基准电压源340组成的辅助分流环路34开始工作，令第二开关管341抽取IC内部电路35额定外的电流，此时，芯片内部电压Vrc仍不高于电压V2，保证IC内部电路35不被损坏。在本发明实施例中，利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，使IC芯片的极限耐压值达到工艺制程的双倍耐压值，简化了芯片的应用，提闻了电路的集成度。图6示出本发明一实施例提供的过压保护方法的实现流程，所述方法包括下述步骤在步骤S601中，检测电源电压，并输出电压检测信号；在步骤S602中，将电压检测信号转换为栅控制信号；在步骤S603中，根据所述栅控制信号改变第一开关的等效阻抗，降低芯片内部电压；在步骤S604中，通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压。作为本发明一实施例，步骤S602将电压检测信号转换为栅控制信号的具体步骤为将电压检测信号转换为第一数字信号、第二数字信号、第三数字信号、第一模拟信号及第二模拟信号；当电源电压低于V1时，第一数字信号控制第三开关断开，第二数字信号控制第四开关闭合，第三数字信号控制第五开关闭合，输出栅控制信号；当电源电压高于V1且低于V2时，第一数字信号控制第三开关405闭合，第二数字信号控制第四开关闭合，第三数字信号控制第五开关断开，输出栅控制信号；当电源电压高于V2且低于V3时，第一数字信号控制第三开关闭合，第二数字信号控制第四开关闭合，第三数字信号控制第五开关闭合，第一模拟信号升高第一电流源的负、端电压，第二模拟信号升高第二电流源的负端电压，使第一电流源、第二电流源两端的压降不高于V2,输出栅控制信号。在本发明实施例中，于芯片内部利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，使外部电压超过工艺制程的耐压值时，IC仍然能够正常工作，不掉电，并且在电源电压处于工艺制程限制的双倍输入电压内，仍能保证芯片正常工作，突破工艺制成限制，实现无需外部器件达到双倍耐压，简化了芯片的应用，提高了电路的集成度。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种过压保护电路，连接于电源与IC内部电路之间，包括电压检测电路，其特征在于，所述过压保护电路还包括 栅控制电路，所述栅控制电路的信号输入端与所述电压检测电路输出端连接，所述栅控制电路的电源输入端与所述电源的正极连接； 第一开关管，所述第一开关管的控制端与所述栅控制电路的输出端连接，所述第一开关管的电流输入端与所述电源正极连接，所述第一开关管的电流输出端与所述IC内部电路连接；以及 辅助分流环路，所述辅助分流环路的输入端与所述开关管的电流输出端连接，所述辅助分流环路的输出端与所述电源负极连接。
2.如权利要求I所述的电路，其特征在于，所述栅控制电路包括 信号转换单元、第一电平转移单元、第二电平转移单元、第三电平转移单元、第三开关、第四开关、第五开关、第一电流源、第二电流源及电阻。
所述信号转换单元的输入端为所述栅控制电路的输入端，所述信号转换单元的第一数字输出端与所述第一电平转移单元的输入端连接，所述信号转换单元的第二数字输出端与所述第四开关的控制端连接，所述信号转换单元的第三数字输出端与所述第五开关的控制端连接，所述信号转换单元的第一模拟输出端与所述第二电平转移单元的控制端连接，所述信号转换单元的第二模拟输出端与所述第三电平转移单元的控制端连接，所述第一电平转移单元的输出端与所述第三开关的控制端连接，所述第三开关的输入端为所述栅控制电路的电源输入端与所述电源的正极连接，所述第三开关的输出端与所述电阻的一端连接，所述第三开关的输出端与所述电阻的公共端为所述栅控制电路的输出端，所述电阻的另一端同时连接所述第一电流源的正极和所述第二电流源的正极，所述第一电流源的负极连接所述第二电平转移单元的输入端，所述第二电平转移单元的输出端连接所述第四开关的输入端，所述第四开关输出端接地或与所述电源的负极连接，所述第二电流源的负极连接所述第三电平转移单元的输入端，所述第三电平转移单元的输出端连接所述第五开关的输入端，所述第五开关的输出端接地或与所述电源的负极连接。
3.如权利要求I所述的电路，其特征在于，所述第一开关管为P型MOS管。
4.如权利要求I所述的电路，其特征在于，所述辅助分流环路包括 运算放大器，所述运算放大器的正向输入端为所述辅助分流环路的输入端； 第二开关管，所述第二开关管的控制端与所述运算放大器的输出端连接，所述第二开关管的电流输入端与所述运算放大器的正向输入端连接，所述第二开关管的电流输出端为所述辅助分流环路的输出端； 基准电压源，所述基准电压源的正极与所述运算放大器的反向输入端连接，所述基准电压源的负极与所述第二开关管的电流输出端连接。
5.如权利要求4所述的电路，其特征在于，所述第二开关管为N型MOS管。
6.一种IC芯片，其特征在于，所述芯片包括权利要求I至5任一项所述的过压保护电路。
7.—种过压保护方法，其特征在于，所述方法包括下述步骤 检测电源电压，并输出电压检测信号； 将电压检测信号转换为栅控制信号；根据所述栅控制信号改变第一开关的等效阻抗，降低芯片内部电压； 通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压。
8.如权利要求7所述的方法，其特征在于，所述将电压检测信号转换为栅控制信号的步骤具体为 将所述电压检测信号转换为第一数字信号、第二数字信号、第三数字信号、第一模拟信号及第二模拟信号； 当所述电源电压低于V1时，所述第一数字信号控制第三开关断开，所述第二数字信号控制第四开关闭合，所述第三数字信号控制第五开关闭合，输出所述栅控制信号； 当所述电源电压高于V1且低于V2时，所述第一数字信号控制第三开关405闭合，所述第二数字信号控制第四开关闭合，所述第三数字信号控制第五开关断开，输出所述栅控制 信号; 当所述电源电压高于V2且低于V3时，所述第一数字信号控制第三开关闭合，所述第二数字信号控制第四开关闭合，所述第三数字信号控制第五开关闭合，所述第一模拟信号升高第一电流源的负端电压，所述第二模拟信号升高第二电流源的负端电压，使所述第一电流源、所述第二电流源两端的压降不高于V2，输出所述栅控制信号。
全文摘要
本发明适用于集成电路领域，提供了一种过压保护电路、IC芯片及过压保护方法，所述过压保护电路连接于电源与IC内部电路之间，包括电压检测电路，所述过压保护电路还包括将电压检测信号转换为栅控制信号的栅控制电路、根据栅控制信号改变其等效阻抗，以降低芯片内部电压的第一开关管以及通过抽取额定外电流以增强所述第一开关的分压能力，进一步降低芯片内部电压的辅助分流环路。本发明于芯片内部利用电阻可变式开关管代替传统开关，做选择性分压，并通过辅助分流环路抽取额定外电流，使电源电压处于工艺耐压值的两倍以内，仍能保证芯片正常工作，实现无需外部器件达到双倍耐压，简化了芯片的应用。
文档编号H02H9/04GK102738781SQ20111009013
公开日2012年10月17日 申请日期2011年4月7日 优先权日2011年4月7日
发明者江力, 汤觅, 熊江 申请人:炬才微电子(深圳)有限公司