专利名称：电压电流转换电路的利记博彩app
技术领域：
电压电流转换电路技术领域：
[0001 ] 本实用新型涉及电子电路领域，特别是关于一种电压电流转换电路。背景技术：
在许多应用中需要把电压信号转换成电流信号，例如各种开关型直流-直流电压 转换器或交流-直流电压转换器中，都需要对开关器件的电流进行检测。一种常用的电流 检测电路是基于一种电压电流转换电路，通过将检测点的电压转换为电流，通过该电流再 获得检测点的电流。如图1所示，电感Ll与晶体管丽sw串联，可以通过检测晶体管丽sw的电流来获 得电感Ll的电流信息。当丽sw导通时，丽sw相当于一个电阻，其上的电流等于它的电压 降除以它的电阻。如图1中所示，丽sw的电流即为SW节点的电压Vsw除以它的电阻Rsw。图1中电压电流转换电路的晶体管丽se导通时也表现为电阻特性，晶体管丽se 所在支路的电流为丽se的电压Vse除以丽se的电阻Rse。当^sw的宽长比为^se的宽 长比的K倍时，丽sw等效于K个丽se的电阻并联，因此丽se的导通电阻为^sw的K倍。 在图1中丽sw的电压Vsw作为电压电流转换电流的一个输入端，而丽se的电压Vse作为集 成运放的另一个输入端，因此MNsw的电压Vsw与MNse的电压Vse相等，由于MNsw与MNse 的电压相等，而丽se的导通电阻为丽sw的K倍，则流经丽se的电流为^sw的电流的1/K。在图1的电压电流转换电路中，MP3和MP5形成电流镜，因此MP5漏极输出的电流 可以镜像复制丽se的电流，通过测量MP5漏极的输出电流，即可求得丽se的电流，进而可 以求得丽sw的电流，这样就实现了检测电感Ll电流的目的。图1的实现方法存在两个缺点一，其输入电压检测范围被限制，最大输入电压需 小于VDD-VGSMP3，VGSMP3为MP3的栅源电压；二，其输出电流精度会受到MP3沟长调制效应 的影响，如当电源电压VDD变化时会导致MP3与MP5的漏源极电压VDS不相等，此时MP3和 MP5构成的电流镜电路的电流复制比例会变化，弓丨入误差。为克服图1所示的电路的缺陷，一种改进电路如图2所示，通过MP4，丽1，丽2，MP6， MP1,MP2形成的反馈来调整MP3和MP5的漏极电压接近相等。此方法可以解决输入电压检 测范围被限制的问题和抑制MP3沟长调制效应的影响。但是这种方法由于反馈通路的延时 导致反应速度较慢，当输入电压信号SW的变化很快时，输出电流的响应速度较慢，不适合 于如电流检测这种信号变化迅速的情况。
实用新型内容本实用新型的目的在于提供一种能够减小沟长调制效应影响而且电流响应速度 快的电压电流转换电路。为达成前述目的，本实用新型一种电压电流转换电路，其包括运算放大器，其包括第一输入端、第二输入端、第一输出端以及第二输出端；第一电流支路，其包括相互串联的第一晶体管、第三晶体管；[0012]第二电流支路；其包括相互串联的第二晶体管、第四晶体管；其中第一晶体管和第二晶体管的栅极相连，第一晶体管和第二晶体管构成电流 镜，第三晶体管和第四晶体管的栅极相连，前述运算放大器的第一输入端接收输入电压，第 二输入端连接于第一电流支路的电流反馈节点，所述电流反馈节点的电压表征第一电流支 路的电流；运算放大器的第一输出端连接于第一晶体管与第二晶体管的栅极，运算放大器 的第二输出端连接于第三晶体管和第四晶体管的栅极；第二电流支路的第四晶体管的输出 端作为转换电流输出端。进一步地，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管均为PMOS 晶体管。进一步地，所述第一电流支路的第一晶体管的源极和衬底连接于电源，第一晶体 管的漏极连接于第三晶体管的源极，第一晶体管的栅极与第二电流支路的第二晶体管的栅 极相连；所述第三晶体管的衬底连接于电源，第三晶体管的栅极与第二电流支路的第四晶 体管的栅极相连，第三晶体管的漏极连接于前述反馈节点；前述反馈节点与地之间串联一 个电阻或在导通状态下可等效为电阻的晶体管。进一步地，所述第二电流支路的第二晶体管的源极和衬底连接于电源，第二晶体 管的漏极连接于第四晶体管的源极；第四晶体管的衬底连接于电源，第四晶体管的漏极为 前述转换电流输出端。进一步地，前述运算放大器的第一输出端与第二输出端之间串联有一个电阻，所 述第一输出端与第二输出端的电压差为该电阻两端的电压。进一步地，所述运算放大器为折叠级联运算放大器结构，所述电阻串联于运算放 大器的输出支路。进一步地，所述运算放大器为电流镜运算放大器结构，所述电阻串联于运算放大 器的输出支路。本实用新型的电压电流转换电路相对于图1的现有技术由于增加了第三晶体管 MP33和第四晶体管MP34相当于增加了输出阻抗，从而抑制了第一晶体管MP31的沟长调制 效应。相对于图2的现有技术，本实用新型采用运算放大器的双输出端分别控制第一晶体 管MP31、第二晶体管MP32以及第三晶体管MP33和第四晶体管MP34的栅极电压，可以实现 第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32 的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电 压有足够的过驱动电压，通过本实用新型设计就可以保证此过驱动电压为稳定可靠的固定 电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽 范围内变化时，本电路都可以稳定可靠的工作。而且当输入电压变化时，双输出的运算放大 器的两个输出端会几乎同时响应，避免了图2现有技术中MPl的栅极需要通过由MP4，丽2， 丽1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。
图1是现有的电压电流转换电路的结构示意图。图2是现有的另外一种电压电流转换电路的结构示意图。图3是本实用新型的电压电流转换电路的结构示意图[0024]图4是本实用新型的电压电流转换电路的第一晶体管MP31和第三晶体管MP33的 等效电路。图5是本实用新型的电压电流转换电路的运算放大器的结构示意图。图6是本实用新型的电压电流转换电路的运算放大器另一实施例的结构示意图。图7是本实用新型的电压电流转换电路的运算放大器再一实施例的结构示意图。
具体实施方式
此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方 式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指 同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。附图中标记为MP的晶体管即为PMOS晶体管，标记为MN的晶体管即为NMOS晶体 管，下面的说明书中未具体说明是NMOS管还是PMOS管的，标号为MP的晶体管即为PMOS晶 体管，标号为MN的晶体管即为NMOS晶体管。另外，本说明书中所提到的连接可以是直接相 连，也可以是中间间隔有其他元件的间接相连。请参阅图3所示，其显示本实用新型的电压电流转换电路的一个实施例的结构示 意图。如图3所示，本实用新型的电压电流转换电路包括一个双输入输出的运算放大器 A。其中运算放大器A的第一输入端I匪连接输入电压VIN，运算放大器A的第二输入端INP 连接于一个反馈节点N。该反馈节点N连接于一个NMOS晶体管丽se的漏极，晶体管^se 的源极接地，栅极连接于一个控制电压fete。在晶体管丽se导通的状态下，其也可以等效 为一个电阻。由于运算放大器A的两个输入端的电压相等，因此运算放大器A的第二输入 端INP的电压等于第一输入端IW的电压，也就是反馈节点N的电压等于第一输入端IW 的输入电压VIN，因此在晶体管丽se等效为电阻的情况下，丽se的的电流为输入电压VIN/ 晶体管丽se等效电阻。本实用新型的电压电流转换电路还包括两条构成电流镜的第一电流支路和第二 电流支路。其中第一电流支路包括第一晶体管MP31和第三晶体管MP33。第二电流支路包 括第二晶体管MP32和第四晶体管MP34。其中第一电流支路的第一晶体管MP31的衬底和源极连接于电源VDD，第一晶体管 MP31的栅极与第二电流支路的第二晶体管MP32的栅极相连，第一晶体管MP31的漏极连接 于第三晶体管MP33的源极。第三晶体管MP33的衬底连接于电源VDD，第三晶体管MP33的 栅极与第二电流支路的第四晶体管MP34的栅极相连，第三晶体管MP33的漏极连接于前述 反馈节点N。其中第二电流支路的第二晶体管MP32的衬底和源极连接于电源VDD，第二晶体管 MP32的栅极与第一电流支路的第一晶体管MP31的栅极相连，第二晶体管MP32的漏极连接 于第四晶体管MP34的源极。第四晶体管MP34的衬底连接于电源VDD，第四晶体管MP34的 栅极与第一电流支路的第三晶体管MP33的栅极相连，第四晶体管MP34的漏极作为整个电 压电流转换电路的转换电流输出端。前述运算放大器A的第一输出端OUTl连接于第一晶体管MP31和第二晶体管MP32 的栅极，控制第一晶体管MP31和第二晶体管MP32的导通。前述运算放大器A的第二输出端0UT2连接于第三晶体管MP33和第四晶体管MP34的栅极，控制第三晶体管MP33和第四 晶体管MP34的导通。相对于图1的现有技术，本实用新型的电压电流转换电路增加了第三晶体管MP33 和第四晶体管MP34。如果第三晶体管MP33和第四晶体管MP34工作在饱和区，由于其栅极 电压相等，且两者阈值电压相等，等效增加了输出阻抗，可以解决输入电压检测范围被限制 的问题。而且可以抑制第一晶体管MPl的沟长调制效应的影响，有助于提高电流复制的电 流精度。下面以第一晶体管MP31和第二晶体管MP32的宽度和长度均相等，第三晶体管 MP33和第四晶体管MP34的宽度和长度均相等为例(实际设计不一定需要相等，只是为了方 便说明)来说明增加第三晶体管MP33和第四晶体管MP34之后电流复制精度的提高。假设第三晶体管MP33和第四晶体管MP34的漏极电压存在一定差异AV1，其导致 两路电流存在的差异为Δ II。在分析AVl和Δ Il之间的关系时，可以对第一晶体管ΜΡ31 和第三晶体管ΜΡ33的级联结构进行小信号分析，其小信号等效电路图如图4所示，因考虑 图3中第一晶体管ΜΡ31的漏极电压变化时电源VDD不变化，所以可以将电源VDD等效为 地，则第一晶体管ΜΡ31和第三晶体管ΜΡ33的级联结构的小信号等效电路为电阻Rol与电 阻Ro3和电流源的并联电路相串联，其中Ro3为第三晶体管ΜΡ33的输出电阻，Rol为第一晶 体管MP31的输出电阻，AVs为第三晶体管MP33源级电压的变化，AVl为第三晶体管MP33 漏极电压的变化，ΔΙ1为第三晶体管MP33电流的变化。根据KCL定理
权利要求1.一种电压电流转换电路，其包括运算放大器，其包括第一输入端、第二输入端、第一输出端以及第二输出端；第一电流支路，其包括相互串联的第一晶体管、第三晶体管；第二电流支路；其包括相互串联的第二晶体管、第四晶体管；其中第一晶体管和第二晶体管的栅极相连，第一晶体管和第二晶体管构成电流镜，第 三晶体管和第四晶体管的栅极相连，前述运算放大器的第一输入端接收输入电压，第二输 入端连接于第一电流支路的电流反馈节点，所述电流反馈节点的电压表征第一电流支路的 电流；运算放大器的第一输出端连接于第一晶体管与第二晶体管的栅极，运算放大器的第 二输出端连接于第三晶体管和第四晶体管的栅极；第二电流支路的第四晶体管的输出端作 为转换电流输出端。
2.如权利要求1所述的电压电流转换电路，其特征在于所述第一晶体管、第二晶体 管、第三晶体管以及第四晶体管均为PMOS晶体管。
3.如权利要求2所述的电压电流转换电路，其特征在于所述第一电流支路的第一晶 体管的源极和衬底连接于电源，第一晶体管的漏极连接于第三晶体管的源极，第一晶体管 的栅极与第二电流支路的第二晶体管的栅极相连；所述第三晶体管的衬底连接于电源，第 三晶体管的栅极与第二电流支路的第四晶体管的栅极相连，第三晶体管的漏极作为前述反 馈节点；前述反馈节点与地之间串联一个电阻或在导通状态下可等效为电阻的晶体管。
4.如权利要求2所述的电压电流转换电路，其特征在于所述第二电流支路的第二晶 体管的源极和衬底连接于电源，第二晶体管的漏极连接于第四晶体管的源极；第四晶体管 的衬底连接于电源，第四晶体管的漏极为前述转换电流输出端。
5.如权利要求1所述的电压电流转换电路，其特征在于前述运算放大器的第一输出 端与第二输出端之间串联有一个电阻，所述第一输出端与第二输出端的电压差为该电阻两 端的压降。
6.如权利要求5所述的电压电流转换电路，其特征在于所述运算放大器为折叠级联 运算放大器结构，所述电阻串联于运算放大器的输出支路。
7.如权利要求5所述的电压电流转换电路，其特征在于所述运算放大器为电流镜运 算放大器结构，所述电阻串联于运算放大器的输出支路。
专利摘要本实用新型提供一种电压电流转换电路，其包括运算放大器及第一电流支路和第二电流支路，其中运算放大器为双输入输出放大器，其两个输出端分别控制第一电流支路和第二电流支路的共栅极晶体管。当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，而且能够保证输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。
文档编号H02M1/08GK201839193SQ20102059031
公开日2011年5月18日 申请日期2010年11月3日 优先权日2010年11月3日
发明者王钊 申请人:无锡中星微电子有限公司