专利名称：一种数字控制开关电源跨时钟域控制器及其控制方法
一种数字控制开关电源跨时钟域控制器及其控制方法技术领域
本发明属于电子技术领域，涉及集成电路的设计，用于数字控制技术的开关电 源，具体为一种数字控制开关电源跨时钟域控制器及其控制方法。
背景技术：
采用数字控制技术的开关电源，可以带来电源系统性能的显著提高，因为数字 控制方法具有灵活性，可以实现复杂控制算法，对外界影响的敏感度较低，如受器件变 化影响小。
数字电源的控制环路是由多个功能模块级联而成，而如何保障各个模块数据采 集点之间的同步采集是数字技术中一个非常重要的问题。在跨时钟域传输数据时，输入 数据与采样时钟发生沿打沿的情况，电路不能在规定的时间进入稳态，此时为亚稳态， 电路输出的电压处于非法的逻辑电平间，具体的电压值无法预测，输出可能发生振荡。 因此在跨时钟域系统设计时，需要首先对系统的时钟进行定义，使得时钟同步。
基本的数字控制开关电源的控制环路包括模数转换器ADC、数字补偿器以及数 字脉宽调制电路DPWM和驱动电路在内的四个子模块，如图1。如果简单的将这几个子 模块输入输出对接构建成闭环系统，尽管理论上可以实现反馈调节的功能，但按照这种 架构进行电路设计，系统中各个子模块之间仅有数据传输，没有时序约束，无法保证传 输数据时序关系的正确性，因此这种功能模块直接堆叠的架构无法保证系统工作的正确 性。并且ADC和数字补偿器两级的数据处理速度由各自的工作时钟控制，可以具有较快 的处理速度，而DPWM电路的输出处理速度与开关频率同步，相对较慢，从而导致数据 堆积形成瓶颈。为解决上述问题需要为各个子模块确定恰当的时序关系，可由一个同步 时钟实现。现有的数字控制开关电源解决方案中，一种是在数字脉宽调制电路前面利用 多个移位寄存器进行数据的保持，优点是前级产生的所有数据都可得到处理，但是当前 处理的控制信号是几个开关周期之前的数据所对应的值，无法实现系统的实时调控；另 外一种方法是对堆积的数据进行“冷”处理，即对数字脉宽调制电路来不及处理的数据 不做任何处理，DPWM只处理当前输入端的数据，此方案电路结构简单，但会丢失一部 分数据，并且所处理的数据依然有延时，不是最新的数据，且不能得知正在处理的数据 对应的周期。发明内容
本发明要解决的问题是对数字控制开关电源进行合理的时序控制，保证数据传 输时序关系的正确性、即时性。
本发明的技术方案为一种数字控制开关电源跨时钟域控制器，与开关电源功 率级连接，控制器包括分压网络Hs6ns6、模数转换器ADC、误差电压信号处理模块、占空 比控制信号处理模块、数字脉宽调制电路DPWM、时钟逻辑电路和驱动电路，占空比控 制信号处理模块包括数字补偿器和D触发器组成的寄存器，开关电源输出端信号V。ut(t)经分压网络Hsaise分压后被模数转换器ADC采集并量化得到数字信号V。[n]，数字信号 V0[n]与预设离散基准电压Vref[n]输入误差电压信号处理模块，两者在误差电压信号处理 模块中相减得到误差电压信号e[n]，误差电压信号φι]输入数字补偿器中进行数据处理， 输出的d。[n]再经数字脉宽调制电路DPWM调制，并由驱动电路放大后产生开关电源的电 压控制信号d(t)，其中时钟逻辑电路提供控制器各部分的同步时钟信号syn⑴。
时钟逻辑电路由若干D触发器、与门、非门组成，通过复用DPWM的计数器 得到时钟脉冲发生电路，计数器输出信号经过第一 D触发器延时后再反馈到计数器输入 端，同时计数器输出信号取反后送入第二D触发器，第二D触发器反相端信号接入第三 D触发器的输入端，其中第二 D触发器和第三D触发器的同相输出端送入一个两输入与 门，所述两输入与门的输出即为同步时钟信号。
上述数字控制开关电源跨时钟域控制器的控制方法为控制器在开关电源每个 开关周期调节一次占空比的大小，并同时完成误差电压信号和占空比控制信号的更新 控制器由同一个时钟信号syn(t)进行时序控制，在时钟信号的上升沿到来时，ADC启 动工作，进行数据采集处理，同时更新误差信号处理模块的数据，时钟信号的下降沿到 来时，触发占空比控制信号处理模块的数据更新，并将最新的占空比控制信号d[n]传递 给DPWM进行实时处理，其中同步时钟信号syn(t)被设置为一个占空比很小的窄脉冲信 号，所述窄脉冲信号的大小与模数转换器ADC及数字补偿器的工作时钟有关，为ADC的 处理时间和数字补偿器的计算时间之和，在一个开关周期内，利用syn(t)信号作为选择 信号，用DPWM实际输出和电源电压Vdd作为二选一选择器的被选信号，当syn(t)信号 为高电平时，令DPWM输出与电源电压接通，即强制使得输出的PWM信号为高电平， 同步时钟信号syn(t)下降沿之后再使用该开关周期实际产生的占空比控制信号d[n]控制 DPWM的输出信号dpwm(t)的占空比大小，保证DPWM在每个开关周期输出的PWM信 号是对该开关周期的系统误差电压信号进行调节。
本发明在分析数字控制开关电源内部电路结构及数据传输时序的基础上，提出 了采用同步时钟双沿触发的系统构建，采用内部产生的同步时钟信号的上升和下降沿对 数据进行双沿触发处理，这种方法使得跨时钟域的数据流在统一的时钟控制下工作，克 服了时钟单沿触发引入的数据延迟稳态，并且能够全局规划系统模块工作时间，可在必 要时关闭前级模块，降低系统的功率损耗。本发明还在同步时钟信号脉冲持续时间内强 制输出的控制信号为高，以减小系统中数据的延时，保证了实时控制，克服了现有技术 的不足。
本发明在保持普通数字控制优点的基础上，对控制器数据处理部分进行了优 化，从而减小了控制信号滞后，实现了实时数据控制系统，并且在同步时钟脉冲结束 后，切断前级模块的工作，节省系统功耗。本发明的优点及有益效果包括
(1)、电路结构简单，由标准门电路组成，易于实现且制备工艺简单；
(2),系统中采用的内部同步时钟双沿触发电路可以实时处理系统数据，保证了 控制信号的实时性；
(3)、系统中采用的输出占空比信号初始高电平的设计思想，可在系统数据处理 阶段维持调节功能，提高了系统的响应速度；
(4)、系统中各模块工作时间可控，降低了电路功率损耗。
图1是数字控制开关电源中使用外部同步时钟的系统架构框图。
图2是数字控制开关电源中使用外部同步时钟的系统架构数据变化规律图。
图3是本发明的数字控制开关电源跨时钟域控制器的内部同步时钟双沿触发系 统架构框图。
图4是本发明的数字控制开关电源跨时钟域控制器的同步时钟双沿触发系统架 构数据变化规律。
图5是本发明的数字控制开关电源跨时钟域控制器的计数器、同步时钟发生器 电路图。
图6是本发明的数字控制开关电源跨时钟域控制器的计数器、同步时钟发生器 电路工作波形。
图7是本发明的数字控制开关电源跨时钟域控制器的同步时钟信号和占空比信号。
图8是本发明与开关电源的连接示意图。
具体实施方式
如图3和图8，本发明控制器包括分压网络HS6n。6、模数转换器、误差电压信号 处理模块、数字补偿器、PWM信号输出模块、驱动电路以及时钟逻辑电路。开关电源 输出端数据V。ut(t)经分压网络分压后被ADC采集并量化得到V。[n]，与预设离散基准电 压Vref[n]相减得到误差电压信号e[n]送入数字补偿器中进行数据处理，再经数字脉宽调 制电路DPWM调制产生开关电源的电压控制信号，并由驱动电路加大驱动能力后控制开 关电源功率管的开合。控制器在开关电源每个开关周期调节一次占空比的大小，即由时 钟逻辑产生的同步时钟信号syn(t)控制，在一个开关周期内完成ADC采样量化、误差生 成、补偿器输出及占空比控制信号的更新。时钟逻辑电路由若干D触发器、与门、非门 组成，通过复用DPWM的计数器得到时钟脉冲发生电路得到同步时钟信号syn(t)，在时 钟信号syn⑴的上升沿到来时，ADC启动工作，进行数据采样量化，误差信号处理模块 和数字补偿器输出数据更新；时钟信号的下降沿到来时，触发DPWM占空比调制模块输 入端数据更新，即将当前占空比控制信号d。[n]读入DPWM中进行实时处理。其中同步 时钟信号syn(t)高电平维持时间与模数转换器ADC及数字补偿器的工作时钟有关，是 ADC处理时间和数字补偿器计算时间之和。在syn(t)维持高电平时间内，前级模块正在 进行数据处理，DPWM的输入信号无数据更新，在syn (t)下降沿来临后DPWM的输入信 号才得到更新。为了使得每个周期的占空比输出信号dpwm(t)都是对当前开关周期内采 样值的处理，因此在syn(t)高电平时间内将强制使得DPWM输出信号为高电平，syn(t) 下降沿之后再使用当前实际产生的占空比控制信号控制DPWM的输出dpwm(t)高电平维 持时间，即输出dpwm(t)高电平维持时间由两部分组成强制高电平时间和精确高电平 时间，保证了 DPWM在每个开关周期输出的PWM信号是对该开关周期当前的系统状态 进行调节。为使得调节精确，强制高电平时间尽可能短，即需要syn(t)为一个窄脉冲信 号，高电平维持时间较短，因此要求ADC、误差处理模块和数字补偿器具有高速的处理速度。并且为了解决ADC、误差处理模块和数字补偿器高速时钟带来功耗增加的问题， 由同步时钟syn(t)作为时钟控制信号，当syn(t)下降沿来临时，表示此三个模块处理结 束，掐断其工作时钟，在下次需要处理时再将其打开，以便降低系统功耗。
下面具体说明本发明控制的控制方法。
在数字电源中每个开关周期调节一次占空比的大小，而调节过程是数字补偿器 和DPWM两个模块共同完成。一方面需要数字补偿器根据ADC量化的误差电压的大小 e[n]和前一时刻系统的工作状态计算出当前所需占空比控制信号d。[n]的大小；另一方面 需要DPWM根据此占空比控制信号d。[n]产生一个开关周期内输出PWM波形的占空比值 dpwm(t)。假设采用典型的数字PID补偿，则占空比控制信号与误差电压的关系为
dc[n] = dc[n-l]+ae[n]-be[n-l]+ce[n-2](1)
其中，a、b、c分别为PID的补偿系数，可根据开关电源系统频率稳定性设计方 法确定系数值的大小，为本领域技术人员公知，不再详述。因此，计算当前开关周期的 占空比控制信号大小d。[n]需要使用前一个开关周期的占空比大小d。[n-l]、当前开关周期 的误差电压e[n]以及前两个开关周期误差电压φι-l]、e[n-2],所以还需要使用同步时钟 对以上各个数据在每个开关周期进行一次更新。可以在误差信号处理模块中采用串联D 触发器保存相关数据，可利用同步时钟syn⑴控制每一个开关周期完成一次数据更新。 由于误差信号处理模块和占空比控制信号处理模块内部的D触发器使用了同一个同步时 钟信号，并且二者之间有单向的数据流动，这样第η个开关周期的数据在本周期内被误 差处理模块更新并交给数字补偿器用于计算占空比的大小，但是计算所得到的占空比大 小cUn]必须要到第n+1个开关周期才能被占空比控制信号处理模块内的D触发器更新并 控制DPWM对输出信号dpwm(t)的占空比进行调节。采用这种处理办法可免除数据的 堆积及丢失，但依然造成了一个开关周期的滞后，DPWM的输出控制信号不能及时控制 当前的系统状态，必然会给系统带来不利影响。
为了避免因上述的数据滞后而不能对电源系统进行实时控制，希望在一个开关 周期内同时完成误差电压信号、占空比控制信号的更新。因为二者受同一个时钟信号 syn(t)控制，本发明提出了在时钟的上升沿触发误差信号处理模块进行数据更新，时钟 的下降沿触发占空比控制信号的数据更新的处理方式。但是由于在同步时钟信号的上 升沿和下降沿中间的时间段内由于占空比控制信号d。[n]仍然没有被更新，其值依然是上 个开关周期的误差电压e[n]和电路中其他状态相关的数据通过数字补偿器所计算后的结 果。考虑到实际开关电源系统中占空比通常不会很小，即当一个开关周期开始后PWM信 号不会在很短的时间内变为低电平。基于这种特点，将同步时钟syn(t)设置为一个占空 比很小的窄脉冲信号，在脉冲的上升沿和下降沿之间的时间段内强制的使得PWM输出信 号为高电平，同步时钟信号下降沿之后再使用该开关周期产生的占空比控制信号d。[n]控 制PWM信号dpwm(t)的占空比大小，这样就可以保证每个开关周期输出的PWM信号是 对该开关周期的系统误差电压信号进行调节。所述窄脉冲信号的大小与模数转换器ADC 及数字补偿器的工作时钟有关，为ADC的处理时间和数字补偿器的计算时间之和，在一 个时钟信号的脉冲时间内，利用syn(t)信号作为选择信号，用DPWM实际输出和电源电 压Vdd作为二选一选择器的被选信号，当syn(t)信号为高电平时，令DPWM输出与电源 电压接通，即强制使得DPWM输出信号为高电平。
下面结合附图及实例对本发明电路结构、工作原理及工作过程作进一步说明。
参看图2和图3，本发明优化的数字控制开关电源跨时钟域控制器中把数字补 偿器纳入占空比控制信号处理模块的范畴，DPWM模块中添加系统同步时钟产生电路产 生的syn(t)信号替代原本外部给的的时钟信号。同步时钟syn⑴的上升沿意味着一个 开关周期的开始，该上升沿会触发图中误差电压信号处理模块中的D触发器中进行数据 更新。同步时钟上升沿之后为高电平，高电平期间占空比控制信号由于还没有经过更 新，其值依然是上一个开关周期的数据，但这种情况下通过同步时钟控制多路选择器强 制DPWM的输出为高电平，不让上一个开关周期的占空比控制信号控制当前开关周期 PWM信号的占空比大小。在此期间数字补偿器按式(1)所示的补偿算法完成数字补偿。 同步时钟信号的下降沿到来触发当前开关周期的占空比控制信号通过D触发器更新，更 新后的数据交给DPWM控制PWM信号占空比的大小，同时同步时钟信号跳变为低电 平，此时多路选择器输出DPWM当前开关周期实际的占空比信号。数据随同步时钟信号 的变化规律如图4。
DPWM的输出值dpwm(t)与同步时钟syn(t)的关系可以看出在同步时钟信号 syn(t)为高的时间段内，PWM输出强制为高，当syn(t)变为低时，PWM才输出实际的 占空比值。所以，这种电路结构中，系统所能输出的最小占空比信号的大小受到时钟同 步信号的限制，而不能达到理想的零占空比。但从开关电源实际工作情况来看，系统在 PWM工作模式下基本不会出现需要一个开关周期内占空比信号为零的需求，因此所能输 出最小占空比信号的限制对实际电路工作没有影响。本发明控制器的同步时钟信号和占 空比信号如图7，其中1为占空比信号，2为同步时钟信号。
本发明中同步时钟产生电路是通过复用数字电源中DPWM部分的计数器设计脉 冲发生电路实现的，参看图5，时钟逻辑电路由若干D触发器、与门、非门组成，通过复 用DPWM的计数器得到时钟脉冲发生电路，计数器输出信号经过第一 D触发器延时后再 反馈到计数器输入端，同时计数器输出信号取反后送入第二 D触发器，第二 D触发器反 相端信号接入第三D触发器的输入端，其中第二 D触发器和第三D触发器的同相输出端 送入一个两输入与门，所述两输入与门的输出即为同步时钟信号。该电路中，输入时钟 信号clk_in的上升沿会触发第一 D触发器DFF更新数据，导致计数器输出信号N[n-1:0] 加一。计数开始后On-D个计数周期内，计数器输出的最高位N[n-1]—直为‘0’ ； 经过2n个周期后计数器计满，N[n_l]为‘1’，而同步时钟信号syn(t)在这段时间内一 直保持为低电平。个周期后N[n-1]又由‘1’跳变为‘0’。这时第二 D触发 器DFFO的Q端输出高电平，NQ端输出低电平；而第三D触发器DFFl的输出仍保持 之前的‘1’，两个D触发器的输出通过与逻辑后导致该同步信号跳变为高电平，经过一 个clk_in信号周期后第三D触发器DFFl输出跳变为低电平，同步信号也因此跳变为低电 平。当计数器输出值再次变为零的情况下同步信号会再次发生正跳变，因此该同步信号 的周期恰好是开关周期，占空比为1/32。数字控制开关电源跨时钟域控制器的计数器、 同步时钟发生器电路工作波形如图6所示。另外由于同步信号正跳变发生在计数器输出 零值的时刻，此时PWM信号也会发生正跳变，因此同步信号的正跳变意味一个开关周期 的开始，该同步信号完全可以满足系统数据同步的需要。
权利要求
1.一种数字控制开关电源跨时钟域控制器，与开关电源连接，其特征是控制器包括 分压网络氏_、模数转换器ADC、误差电压信号处理模块、占空比控制信号处理模块、 数字脉宽调制电路DPWM、时钟逻辑电路和驱动电路，占空比控制信号处理模块包括数 字补偿器和D触发器组成的寄存器，开关电源输出端信号V。utW经分压网络Hs6ns6分压后 被模数转换器ADC采集并量化得到数字信号V。[n]，数字信号V。[n]与预设离散基准电压 Vref[n]输入误差电压信号处理模块，两者在误差电压信号处理模块中相减得到误差电压信 号e[n]，误差电压信号e[n]输入数字补偿器中进行数据处理，输出的d。[n]再经数字脉宽 调制电路DPWM调制，并由驱动电路放大后产生开关电源的电压控制信号d(t)，其中时 钟逻辑电路提供控制器各部分的同步时钟信号syn(t)。
2.根据权利要求1所述的数字控制开关电源跨时钟域控制器，其特征是时钟逻辑电路 由若干D触发器、与门、非门组成，通过复用DPWM的计数器得到时钟脉冲发生电路， 计数器输出信号经过第一 D触发器延时后再反馈到计数器输入端，同时计数器输出信号 取反后送入第二D触发器，第二D触发器反相端信号接入第三D触发器的输入端，其中 第二 D触发器和第三D触发器的同相输出端送入一个两输入与门，所述两输入与门的输 出即为同步时钟信号。
3.权利要求1或2所述的数字控制开关电源跨时钟域控制器的控制方法，其特征是 控制器在开关电源每个开关周期调节一次占空比的大小，并同时完成误差电压信号和占 空比控制信号的更新控制器由同一个时钟信号syn(t)进行时序控制，在时钟信号的上 升沿到来时，ADC启动工作，进行数据采集处理，同时更新误差信号处理模块的数据， 时钟信号的下降沿到来时，触发占空比控制信号处理模块的数据更新，并将最新的占空 比控制信号d[n]传递给DPWM进行实时处理，其中同步时钟信号syn(t)被设置为一个 占空比很小的窄脉冲信号，所述窄脉冲信号的大小与模数转换器ADC及数字补偿器的工 作时钟有关，为ADC的处理时间和数字补偿器的计算时间之和，在一个开关周期内，利 用syn(t)信号作为选择信号，用DPWM实际输出和电源电压Vdd作为二选一选择器的被 选信号，当syn(t)信号为高电平时，令DPWM输出与电源电压接通，即强制使得输出的 PWM信号为高电平，同步时钟信号syn(t)下降沿之后再使用该开关周期实际产生的占空 比控制信号d[n]控制DPWM的输出信号dpwm⑴的占空比大小，保证DPWM在每个开 关周期输出的PWM信号是对该开关周期的系统误差电压信号进行调节。
全文摘要
一种数字控制开关电源跨时钟域控制器及其控制方法，控制器包括分压网络、模数转换器、数字补偿器、数字脉冲调制电路、驱动电路和时钟逻辑电路，开关电源输出端数据被采集后，经各模块的依次处理输出开关电源的电压控制信号，时钟逻辑电路提供控制器的工作时钟，本发明采用同步时钟双沿触发的系统构建，克服了时钟单沿触发引入的数据延迟稳态，在保持普通数字控制优点的基础上，对系统数据处理部分进行了优化，从而减小了系统中控制信号滞后，实现了实时数据控制系统，并且在同步时钟脉冲结束后，切断前级模块的工作，节省系统功耗。
文档编号H02M3/157GK102025276SQ20101054143
公开日2011年4月20日 申请日期2010年11月11日 优先权日2010年11月11日
发明者常昌远, 时龙兴, 王青, 秦建 申请人:东南大学