专利名称：用于电气负载的驱动电路以及包括该电路的电气系统的利记博彩app
技术领域：
本发明涉及一种用于例如感应式负载等电气负载的驱动电路。更具体地，本发明 涉及一种用于检测错误的负载连接状态的方法。
背景技术：
在汽车领域，供电系统是已知的，其包括多个部件，例如交流发电机、电压调节器、 整流二极管桥以及电池。将机械能转换为电能的交流发电机具有转子，该转子配备有线圈 和三个定子，定子配备有其他线圈。转子线圈由功率晶体管和电流来激励，由交流发电机产 生的电能通过整流桥被提供给汽车的电气负载，或恢复电池的充电状态。在驱动汽车的其 它感应式类型的负载(如减速电机)中，H桥电路的使用是公知的。在这种类型的驱动中，可能发生不期望的状态，即负载线圈被错误连接到相关的 驱动电路或者甚至被从其断开，从而会危及到电池的充电或提供给汽车的负载。这样的状 态被称作为“开路负载”(open load)，其对应于涉及该线圈的电流为零或者远低于正常值 的情况。已知存在两种开路负载状态的诊断方法。根据第一种方法，开路负载状态的测量 通过使用感测电阻器和运算放大器来直接检测负载的电流。根据另一种间接测量方法，通过采用电流镜和附加驱动电路来执行对负载中电流 的估计，其中该附加驱动电路是实际驱动该负载的驱动电路的拷贝。
发明内容
申请人:已经观察到，现有技术中用于检测错误连接的负载状态的方法不能令人满 意，这归因于在电路中引入的附加泄漏及其实现所需的电路复杂性二者。本发明的目的是提供一种用于电气负载的驱动电路，其能够检测错误连接的负载 状态，其足够精确并且不会在电路的复杂性和/或泄漏方面产生不良的影响。本发明的目的通过如所附权利要求1限定的驱动电路以及在权利要求2到13中 公开的其优选实施例来实现。本发明另一目的是提供一种如权利要求13中描述的包括负载和驱动电路的电系 统，以及权利要求14到16中限定的其优选实施例。
通过参考附图，通过下面以示例方式提供的优选实施例及其变形方式的描述，本 发明的特性和优点将会更加明显，其中图1示意性地示出了包括驱动电路和交流发电机的供电系统的示例；图2示意性地示出了所述驱动电路的第一实施方式；图3示出了所述驱动电路在所述负载被正确连接的状态下的电压、电流和数字信 号的趋势；
图4示出了所述驱动电路在所述负载被错误连接的状态下的电压、电流和数字信 号的趋势；图5示出了表示所述系统的操作方法的流程图；图6示出了图2中驱动电路等效电路的电压_电流曲线；图7示出了图6中曲线涉及的等效电子电路；图8示出了该驱动电路的第二实施方式。
具体实施例方式图1示意性地示出了用于例如汽车的电源系统500的示例，其包括交流发电机 ALT、交流发电机电压调节器AVR、电池BATT以及逻辑块DG-B。电压调节器AVR的节点EX至少可连接电气负载LD，并且另一端连接到接地端 GND。根据一个示例，负载LD是交流发电机转子ALT的线圈，其通过皮带轮(未示出)连接 到汽车的引擎。根据例如三相配置结构，交流发电机ALT还具有三个定子线圈501。电池BATT可以提供电压V(BPLUS)，并且汽车上诸如起动器、汽车后窗除霜电阻 器、前灯等其它电气负载可连接到该电池。电压调节器AVR包括转子线圈LD的驱动电路100、参考电压产生电路REF-G、电压 调节块REG-B以及如电压比较器和充电泵电路其它块，由于这些块对于本领域技术人员来 说是公知的，因此没有示出。逻辑块DG-B可将适当的信号传送到电压调节器AVR，以执行适当的调节策略。这 样的逻辑块DG-B具有输入COM，用于驱动来自例如汽车控制面板(未示出)的驱动信号，其 中汽车控制面板通常是例如ECU(电子控制单元)。此外，逻辑块DG-B具有用于异常检测信号的输出线，以使得例如灯LMP在汽车仪 表盘上发光。在操作电源系统500时，交流发电机ALT将汽车主引擎的机械能变换为用于电池 BATT的充电电能。电压调节器AVR允许提供合适的电压值以及转子线圈的激励电流，从而 使得电池BATT被充电。有利地，如下面清楚地描述的那样，电源系统500能够检测负载LD没有被正确连 接到节点EX的状态。实践中，这种状态(此后也称作“开路负载”)可对应于其上安装有负 载LD线圈的转子的故障，或者对应于负载LD与节点EX的连接的退化或脱落。现在参考图2，其示出了转子线圈LD的驱动电路100的第一实施方式。驱动电路 100包括可切换的功率电子器件PD，以及包括电流产生器I和电压比较器CP的诊断块300。 优选地，诊断块300还具有电子器件D，例如为二极管。驱动电路100外部的负载LD转子线圈借助于与理想电感器Lrail串联理想电阻器 Rcoil而示意性地示出。电阻器Rrail具有连接到节点EX的第一端，以及连接到电感器Lrail — 端的另一端，电感器Lrail具有连接到接地端GND的第二端。根据图2的示例，可切换的功率电子器件PD是功率晶体管，具体地，是MOSFET(金 属氧化物半导体场效应晶体管)。图2所示的特定晶体管PD为改进η沟道型，并包括栅极 端G1、连接到节点EX的源极端Si、和连接到电池BATT —端的漏极端D1，该电池BATT用于 提供电压(VBPLUS)。根据特定的实施方式，晶体管PD为η沟道DMOS (双扩散金属氧化物半导体)型功率晶体管。存在与功率晶体管PD相关联的相关寄生二极管Dpd，其连接在源极Sl与漏极Dl之 间。特别地，晶体管PD可被去激活(即，关断)，这将使源极端Sl与漏极端Dl之间的电势
差为零。如从图2中明显看出，根据这个示例，功率晶体管PD属于高侧配置，因此，其连接 在电池BATT端子与第一负载端子LD之间，而第二负载端子LD持久地连接到接地端GND。 备选地，功率晶体管PD可以按照低侧配置连接到负载LD。根据本示例，功率晶体管PD进行切换，即，其利用PWM(脉宽调制)控制执行从导 通(活跃)到阻断(不活跃)的转换。这能够改变涉及负载LD的电流的强度。驱动电路100具有驱动控制器2 (PWMDC)，其能够提供驱动电压(V (GatePD))，并且 按照该示例能够按照PWM模式进行操作。特别地，驱动电压(V(GatePD))被提供给连接到功 率晶体管PD栅极端Gl的第一输出电线。此外，得益于连接线11，驱动控制器2可以测量节 点EX中的激励电压(V(EX))，以正确地计算期望的调节策略所需要的驱动电压V(GatePD)。这样的驱动控制器2被连接到供电端3，该供电端3被提供以电源电压V(BPLUS)， 例如可保证功率晶体管PD在饱和区域中的正确驱动的过电压Vw。驱动电路2被驱动至由优选地包括在图1所示的逻辑块DG-B中的数字控制模块 7 (NBS)所生成的驱动使能信号FDENB。例如，驱动使能信号FDENB可采用高逻辑值和低逻辑值，使得驱动控制器2分别生 成驱动电压V (GateP)的高值或低值。特别地，根据一个控制策略，驱动使能信号FDENB是 具有特定频率Fex和可变占空比的PWM信号。如公知的，占空比是“高”值信号持续时间与 信号总周期的关系，其用于表示信号处于高电平(“高”意味着活跃电平)时的周期的部分 的范围。现在参考检测块300。电流产生器I被连接在节点EX与电池BATT之间，其例如是 数控电流产生器，包括用于接收控制数字信号DAT的控制端1。例如，电流产生器I能够至少在功率晶体管PD被去激活时生成电流。特别地，电流 产生器I能够在控制数字信号DAT (DAT= 1)为高电平时被启用，而在该信号为低电平(DAT =0)时被禁用。根据图2的实施方式，电子器件D为p-n结二极管，其具有连接到接地端的正极Ad 以及连接到节点EX的负极Cd。这样，根据从节点EX获得的电压，二极管D在阻断和导通之 间切换。现在考虑电压比较器CP，其具有连接到节点EX的非反相端“ + ”和反相端“_”，从 而接收参考电压V(REF)并具有偏置电压Vtw,CMP。电压比较器CP还包括用于比较信号RESETN的输出端，根据激励电压V(EX)与参 考电压V(REF)的比较结果，比较信号RESETN可在高电平和低电平之间切换。具体地，当激 励电压V(EX)低于参考电压V(REF)时，比较信号RESETN呈低电平值。电压比较器CP可以 包括例如运算放大器，其可以是本领域技术人员已知的类型。此外，诊断块300具有异步顺序逻辑存储器器件5，特别地，例如锁存器。该特定锁 存器5被示出为SR型，并且其具有两个NAND (与非)门具有输出Q的第一门Ndl和具有 否输出QN的第二门Nd2。第二门Nd2接收输入比较信号RESETN和输出Q。第一门Ndl接收
6输入否输出QN，并且连接到提供反相信号SETN的反相缓冲器Iv。第一门Ndl的输出Q连 接到非反相缓冲器Bf，Bf的输出提供控制数字信号DAT，其继而连接到反相缓冲器Iv的输 入。锁存器5将比较信号RESETN与驱动使能信号FDENB相结合，得到控制数字信号DAT。诊断块300还具有同步存储器器件6，例如D型触发器，其例如具有同步输入Ck和 输入Dff，适于接收控制数字信号DAT。触发器6的输出Qff提供检测信号R0T0PEN，其逻辑电平可在两个值之间切换，从 而指示发生了开路负载状况，即负载LD与节点EX的错误连接。例如，如下文所述，保持在 高逻辑值的检测信号R0T0PEN表示负载LD的错误连接。根据这个示例，检测信号R0T0PEN 对应于如触发器6获得的控制数字信号DAT。根据示出的示例将会观察到，驱动使能信号FDENB使触发器6同步，因为其与同步 输入Ck有关。备选地，触发器6可由也处于频率Fex处或者具有Fex倍数的频率的不同信号 来定时。下面，将公开驱动电路100在两个不同操作状态下操作的示例正确连接的负载 LD的状态，以及负载LD错误连接到节点EX的状态。参考图3，其示出了当负载LD正确连接到第一节点EX时的状态的电压、电流和数 字信号的趋势图。最初，检测信号R0T0PEN被置于高电平(例如，等于1)。驱动使能信号FDENB的上 升沿使得反相缓冲器Iv返回反相信号SETN的下降沿(图3中的箭头1)。在这种情况下， 功率晶体管PD是活跃的，并且负载LD的电感器Lrail吸收电激励电流Iamt5考虑到比较信号RESETN最初为高电平，反相信号SETN的下降沿使锁存器5产生 高电平的控制数字信号DAT (图3中的箭头2)。控制数字信号DAT的这种高电平使电流产 生器I导通，其产生电流Ι。ρεη。驱动使能信号FDENB随后的下降沿致使驱动控制器2设置驱动电压V (GatePD)，从 而去激活(即，关断)功率晶体管PD。由于负载LD正确连接到节点ΕΧ，在其中累积的激励电流不会立刻达到零，而是在 包括负载LD、节点ΕΧ、二极管D和接地端GND的网格内循环。在这种状态下，二极管D是导 通的。这意味着，节点EX上的激励电压V(EX)降低，穿过施加于比较器CP的参考电压 V (REF)(即，降至参考电压之下)(图3中的箭头3)。节点EX的激励电压V(EX)向下与参考电压V(REF)交叉使得比较信号RESETN向 下切换，出现下降沿(图3中的箭头4)。比较信号RESETN的下降沿使得锁存器5产生低电平控制数字信号DAT (图3中的 箭头5)。这导致(DAT = 0)电流产生器I被该电流产生禁用。驱动使能信号FDENB随后的上升沿(图3中的箭头6)使得触发器6获得控制 数字信号DAT的电平切换(向低电平)，致使触发器6进行切换，其产生低电平检测信号 R0T0PEN( = 0)，指示负载LD正确连接到节点EX。实际上，执行了由逻辑块DG_B(图1)对检测信号R0T0PEN所呈现的值的读取，然 而只是在驱动使能信号FDENB (图3中的箭头6)的每个沿处(如上升沿)。特别地，优选地 在根据R0T0PEN信号本身从0到1的变化而估算的确认时间Iotf之后，由逻辑块DG-B进行是否点亮灯LMP的决策，以作为状态R0T0PEN = 1的检测的结果。根据公开的示例，触发器6利用获取频率Fex来定时，该频率Fex与TEX的脉宽定时 的对应关系为Fex= (Tex)^10确认时间为Tex时间脉冲持续时间的倍数。因此，根据这 里描述的情况，低电平检测信号R0T0PEN被读取(然而，检测信号R0T0PEN保持在值1的时 间不会长于确认时间Ttonf)，并且无需点亮图1中的灯LAMP。错误连接的负载LD参考图4，公开了驱动电路100在负载LD被错误连接到节点EX的状态下的操作。 从类似于之前状态的状态开始讨论。最初，检测信号R0T0PEN置于高电平。驱动使能信号FDENB的上升沿使得反相缓 冲器Iv返回反相信号SETN(图4中的箭头1)的下降沿。在这种情况下，功率晶体管PD是 活跃的，并且负载LD的电感器Lrail吸收电流Irail。反相信号SETN的下降沿使得锁存器5产生高电平控制数字信号DAT(图3中的箭 头2)。控制数字信号DAT的高电平保持电流产生器I被启用。驱动使能信号FDENB随后的下降沿穿过第一电压信号V(GatePD)，去激活功率晶 体管PD，导致栅极Gl与源极Sl之间的电势差为零。由于负载LD没有正确连接到节点EX，其电流例如等于或低于由电流产生器I产生 的电流I。pm。在这种情况下，负载LD的电流被电流产生器I本身吸收，并且也连接到节点 EX的二极管D支路不会有任何的电流。换句话说，二极管D被反相极化。因此，节点EX上 的电压V(EX)不会下降，并且不会变为低于参考电压V(REF)(图4中箭头3)。节点EX的电压V(EX)未与参考电压V(REF)交叉使得比较信号RESETN不发生切 换并保持在高电平(图4中箭头4)，特别地，保持驱动使能信号FDENB的较多脉冲或帧。保持在高电平的比较信号RESETN使得锁存器5产生控制数字信号DAT，其保持在 高电平(图4中箭头5)，从而保持电流产生器I被启用。驱动使能信号FDENB随后的下降沿使得触发器6获得保持高电平检测信号 R0T0PEN的控制数字信号DAT的电平。因此，也是在已经定义的确认时间Totf之后，检测信号R0T0PEN被重新确认为高电 平，从而指示负载LD错误连接到第一节点EX。在这种情况下，提供给逻辑块DG-B的检测信号R0T0PEN使得后者驱动灯LMP被点 亮，从而警告使用者发生了异常情况。可以观察到，减去到二极管D的电流的电流产生器I允许设定负载LD正确连接或 错误连接状态的检测阈值。实际上，根据该示例，如果负载LD中的电流高于或等于I。pm，会 检测到正确的连接状态。另一方面，如果负载LD中的电流小于I。pm，会检测到错误的连接 状态。通过调整电流I。pm，可根据特定的需求来改变该阈值。描述的示例涉及这样一种状 况，即其中PWM电压信号V(GatePD)具有小于100%的占空比DC或满-空比率。根据另一个可能的实施方式，数字级7采用调节策略，驱动控制器2可以根据该调 节策略产生具有等于100%的占空比DC或满-空比率的第一 PWM电压信号V(GatePD)。在这种情况下，涉及到负载LD的电流Itjil会在驱动使能信号FDENB脉冲的整个持 续时间Tex流动，并且这种状态可以在信号FDENB本身的多个脉冲上保持。如果错误连接的负载状态恰好发生在占空比DC = 100%的一系列脉冲期间，则这
8样的状况(DC = 100% )将导致无法检测到错误连接的负载状态。在触发器6以频率Fex或 其倍数来定时的情况下，驱动使能信号FDENB的连续高电平脉冲的出现将会导致错误连接 的负载状态的误检，因为这样的触发器6将会在等于或小于确认时间TraF的时间内获得检 测信号R0T0PEN的可能的变化电平(从1到0)。有利地，通过采用一种方法可以避免这些问题的产生，该方法可由数字单元7来 实现，下面参考示出流程图200的图5公开了该方法的一个示例。根据该方法200，在初始 步骤201 (开始)中定义以下量值-预设整数N；-确认时间Tconf;-驱动使能信号FDENB(即，触发器6的同步信号和驱动控制器2命令)的频率Fex 和持续时间Tex ；-预选择的占空比DCkq的值。在初始步骤202，迭代索引i被设为等于0，并且在计算步骤203中估计占空比DC， 可通过调整策略来实施该占空比DC。在验证步骤204，验证估计的占空比DC是否等于或小 于 100% .在占空比值小于100%的情况下(图5中分支N)，方法200提供设定步骤205，其 中恰好选择估计值DC作为要应用的占空比DCex。如果来自验证步骤204的估计占空比DC的值等于100%时(分支Y，步骤204)，进 行到决策步骤206。在决策步骤206中，将表示为整数N与迭代次数的乘积的经过时间与关 于驱动使能信号FDENB的持续时间1/Fex而估计的确认时间TraF的部分进行比较。如果等于N(i+1)的经过时间没有大于或等于(分支“否”，步骤206)确认时
与驱动使能信号的频率Fex之间的比较结果，则设置索引i+Ι作为索引1(步骤207)，并且 通过在步骤208中使用估计的占空比DC的值来继续所描述的检测方法。此外，其利用迭代 来进行，再次从计算占空比203的步骤开始。在数值N(i+1)大于或等于确认时间Totf与频率Fex之间的乘积的迭代中(步骤 206中的分支“是”)，进行到重置步骤209。在此步骤209中，施加占空比DCkq的最大预设 值，其结果近似、但低于整个100%，其继而被施加直到该检测方法的结束210 (结束)。根据一个示例，预设的占空比值为97%。根据公开的方法，其上应用有预设占空比 DCeo的驱动使能信号FDENB的帧(或脉冲)的数目由下式子给出
其中函数[X]代表不超过X的最大整数值。然后，这样的方法200每过TraF/N便引入驱动数字信号FDENB的下降沿，并且信号 FDENB本身在等于(1-0. 01*DCeo)/Fex的时间内保持为低电平(干扰脉冲)。下面，将参考图6和图7公开用于选择参考电压V(REF)的模式的一个示例。图7示出了在结构上等效于驱动电路100的电路，其中功率晶体管PD被去激活 并且具有相关的寄生二极管Dpd，并且电流产生器I被启用(DAT = 1)并且具有寄生二极管 仏。与电流产生器I相关联的寄生二极管D1和与功率晶体管PD相关联的寄生二极管Dpd的 并联形成了具有由Vdx,。 表示的阈值电压的电部件，而二极管D的阈值电压由VD,。n表示。与 电流产生器I相关联的还有大信号的输出电阻，表示为
例如，考虑以下情况电流产生器I通过包括输出晶体管的集成电路来实现，其要 求最小电压V1,-以便在饱和区域中操作。在这种情况下，电流产生器I在其端部处的电压 V1 (等于功率晶体管的端部处的电压V(PD))超过该最小电压V1,-时将退出该禁用区域。因此，在施加上文与电流产生器I有关的限制的情况下，比较器CP的参考电压 V(REF)满足以下关系 0 < V(REF) <= V(REF，max) = V(BPUS)-Vljmin, Voff,cmp其中电压￥。 ,_是比较器0 的偏置电压。图6示出了图7中的等效电路在节点EX处的特征电压V(EX)和电流I (EX)，并在 该曲线上示出了选择参考电压V(REF)的允许范围Allw-RNG。图6中曲线的直线段的斜率 等于上文定义的输出电阻R^t。现在参考另一实施方式，其中例如负载需要驱动，还要求电流方向的反向。
图8示出了另一驱动电路400，其包括由H桥电路450来实现的功率器件。 根据一个示例，除了驱动电路100之外，驱动电路400也可被包括在电源系统500中，并且 其可由图1中的逻辑块DG-B来管理。H桥电路450包括第一高晶体管DMOSl，其插入在电池BATT与第一激励节点EXl 之间，以及第二高晶体管DM0S2，其插入在电池BATT与第二激励节点EX2之间。H桥电路450包括第一低晶体管DM0S3，其连接在第一激励节点EXl与接地端GND 之间，以及第二低晶体管DM0S4，其连接在第二激励节点EX2与接地端GND之间。H桥电路450的每个晶体管DM0S1、DM0S2、DM0S3和DM0S4 (作为DMOS晶体管的一 个示例)与相关的寄生二极管D1、D2、D3和D4(连接在相应的源极端和漏极端之间)相关 联。每个晶体管DMOSl、DM0S2、DM0S3和DM0S4具有相关的栅极端GT1、GT2、GT3和GT4。在第一激励节点EXl与第二激励节点EX2之间，连接有待驱动的负载LD1，例如电 机转子线圈，其可由电感器串联的电阻器示意性地描绘。例如，参考汽车领域，另一这样的待驱动负载LDl可包括油门的电机、任意DC电 机、用于EGR阀(废气循环)的电机、任意的分档器电机(例如由两个H桥电路驱动)或用 于司机的车厢通风(涡流摆动)的电机。此外，该另一电路400具有诊断块，其包括另一电流产生器Il以及另一比较器 CPl，该比较器CPl具有连接到接地端GND的反相输入以及连接到第一激励节点EXl的非反 相输入。由该另一电流产生器Il产生的电流等于与涉及另一负载LDl的电流相对应的预 设电流，其在错误调节的状态下被选作参考状态。另一比较器CPl例如这样来配置当第一节点EXl处的电压高于施加于其反相端 的接地电压时，比较器CPl进行切换。通过施加高电平或低电平电压到晶体管DMOS1-DM0S4的栅极端GT1-GT4，H桥电路 450可按照PWM模式来驱动。在PWM信号等于1的情况下，结果是第一晶体管DMOSl和第四晶体管DM0S4活跃 (即开通)，而第二晶体管DM0S2和第三晶体管DM0S3不活跃(即关断)。另一负载LDl在 第一节点EXl处具有与电池BATT近似相同的电压，并且在第二节点EX2处具有与接地端 GND近似相同的电压。在这种状态下，如果该另一负载LDl被正确连接到第一节点EX1，则这种负载LDl中包括的电感器的激励电流将增加。在表示为再循环配置的另一配置中，仅使第四晶体管DM0S4有效，并且与第三晶 体管DM0S3相关联的寄生二极管D3的存在也被纳入考虑。如果另一负载LDl被正确连接 到第一节点EX1，则电流在这种负载LDl中和寄生二极管D3中流动，这导致直接极化。在这 种情况下，第一节点EXl的电压下降，继而在该另一比较器CPl的输出处不会发生切换。在 这种情况下，涉及该另一负载LDl的电流大于由另一产生器Il所产生的电流。还是在再循环配置中，如果另一负载LDl偶然被错误连接到第一节点EX1，则在该 负载中，流动的电流将小于由另一产生器Ii所产生的电流。在这种情况下，在寄生二极管 D3中没有电流流动，这使得其被反相极化。然后，第一节点EXl处的电压呈现高于接地信号 值的值，从而致使另一比较器CPl进行切换。去往另一比较器CPl的输出诊断信号OPLOD 所呈现的电平(高或低)将指示发生了切换。为了检测该另一负载与第二节点EX2的错误 连接状态，可使用连接到所述第二节点EX2的其他比较器和其他电流产生器，如参考第一 节点EXl所公开的类似。例如，再次参考图2，需要注意的是，根据其他实施方式，待驱动的负载LD可以是 阻抗型的而不是感应型的。在这种情况下，无需采用二极管D，并且其将被省略。如果阻抗负载被正确连接到节点EX，则在关断功率晶体管PD之后，电压V(EX)相 对于参考电压V(REF)而言将会发生(归因于负载本身中流动的电流)突降(通过将负载 阻抗纳入考虑而确定)，这使得控制数字信号DAT转换为低电平，从而禁用电流产生器I。如果阻抗负载被错误连接到节点EX，则在关断功率晶体管之后，电压V(EX)相对 于参考电压V(REF)不会发生下降，从而将控制数字信号DAT保持在高电平，这将会维持电 流产生器I启用。这种考虑对于图8中的驱动电路400同样成立。可以观察到，这里公开的教导也可应用于其他领域，而不仅仅是汽车领域。特别 地，这里公开的诊断技术可应用于多种驱动电路中，其中利用不影响诊断本身的频率(例 如，高达约20KHZ)来进行负载驱动。上面描述的驱动电路也可被集成到半导体芯片中，如硅芯片。上面公开的实施方式具有多种优点。特别地，错误连接的负载状态的诊断是精确 的，并且在公开的任意实施方式中，不会导致该电路过于复杂，也不会导致泄漏的过度增 加。这里公开的实施方式不会干扰(例如，使其降级)驱动电路的正常操作，并且不会 对这里使用的多个电路单元提供过多的限制性操作约束。调整由电流产生器I和Ii所产 生的电流值的可能性允许精确地定义错误连接状态(开路负载)，从而将非理想电路纳入
^虑O更特别的优点还在于，所公开的电路还可使用等于100%的占空比。
1权利要求
一种驱动电路(100；400)，包括节点(EX；EX1)，其可连接到待驱动的负载(LD；LD1)；功率器件(PD；450，DMOS1)，其在激活与去激活之间是可切换的，并且具有连接到所述节点的第一端；其特征在于，所述驱动电路还包括电流产生器(I；I1)，其具有连接到所述节点的输出，并且至少可在所述功率器件被去激活时启用以产生电流；所述节点的电压(V(EX))与参考电压(V(REF))的比较器(CP；CP1)，配置用于获得比较信号(RESETN；OPLOD)，其中所述负载与所述节点的不同电连接状态根据所述比较信号来检测。
2.根据权利要求1所述的电路(100；400)，还包括电子器件(D，D3)，其连接到所述节点，并适于针对所述负载在正确连接状态与错误连 接状态之间的转换而在导通和阻断之间切换。
3.根据权利要求2所述的电路(100;400)，其中所述电子器件包括二极管(D，D3)，其 具有连接到所述节点(EX)的相应端，从而在所述负载被正确连接时允许电流的流动，在所 述节点被错误连接时中断电流的流动；所述节点的电压经历与所述负载在正确连接状态与错误连接状态之间的转换相关联 的变化。
4.根据权利要求1所述的电路(100)，其被配置用于在所述负载(LD)的正确连接状态 下禁用所述电流产生器(I)，以及在所述负载的错误连接状态下启用所述电流产生器(I) 以产生电流。
5.根据权利要求1所述的电路(100，400)，其中所述电流产生器(I，II)用以在所述 负载被错误连接到所述节点的参考状态下，提供与涉及所述负载的参考电流相等的电流(Iopen) °
6.根据权利要求5所述的电路(100)，其中所述电流产生器是数字可控的，并且包括控 制端(1)，用以接收控制数字信号(DAT)，其适于在电流产生启动与电流产生禁用之间切换 所述电流产生器。
7.根据权利要求1所述的电路(100)，还包括驱动控制器(2)，配置用于产生所述功率器件的电驱动电压(VE(gatePD))的；并且 所述功率器件是功率晶体管(PD)，其具有连接到所述驱动控制器(2)的控制端(Gl)， 以便接收电驱动电压。
8.根据权利要求1所述的电路(400)，其中所述功率器件是H桥电路，其包括第一晶体管(DMOSl)，具有所述端，并且连接到所述节点(EXl)，所述节点(EXl)可连接 到所述负载的第一驱动端；第二晶体管(DM0S3)，其串联连接到所述第一晶体管，并且具有连接到所述节点的第二端；第三晶体管(DM0S2)，其具有可连接到另一节点(EX2)的第三端，所述另一节点(EX2) 可连接到所述负载的第二供电节点；第四晶体管(DM0S4)，其串联连接到所述第三晶体管，并具有连接到所述另一节点(EX2)的第四端。
9.根据权利要求2和8所述的电路(400)，其中所述电子器件是与所述第二晶体管 (DM0S3)相关联的寄生二极管(D3)。
10.根据权利要求7或8的电路(100，400)，其中所述驱动电路(100，400)被配置用于 基于驱动使能信号(FDENB)，根据脉冲幅值调制PWM特性来产生驱动电压。
11.根据权利要求10所述的电路(100)，还包括顺序逻辑器件(5)，适于接收所述比较信号(RESETN)，并将其与驱动使能信号(FDENB) 相结合，以获得可呈现两个逻辑电平的检测信号(DAT)；同步存储器器件(6)，被构造用于获取以及在相应的输出(Ρ0Τ0ΡΕΝ)上传输由所述检 测信号呈现的逻辑电平；逻辑块(7)，配置用于命令所述同步存储器器件的逻辑电平的获取和传输。
12.根据权利要求11所述的电路(100)，其中所述逻辑块(7)还配置用于 估计向具有PWM特性的所述驱动使能信号(FDENB)指派的第一占空比；如果所述第一占空比等于100%，则向所述驱动使能信号(FDENB)指派小于所述第一 占空比的第二占空比。
13.一种电气系统(500)，包括驱动电路(100 ；400)，配置用于提供驱动电压； 电气负载(LD ；LDl)，连接到所述驱动电路，以接收所述驱动电压； 其特征在于，所述驱动电路是根据前述权利要求中至少一个的驱动电路。
14.根据权利要求13所述的系统(500)，其中所述负载包括线圈，其将由所述功率器件 提供的激励电流来激励。
15.根据权利要求14所述的系统(500)，还包括 所述系统的馈电电池(BATT)；交流发电机(STOP)，用于为所述电池充电，并且包括与将要激励的所述线圈相关联的转子。
16.根据权利要求15所述的系统(500)，还包括管理块(DG-B)，其连接到所述驱动电路(100)，并被配置用于产生相应的控制信号以 作为所述负载呈现的异常连接状态的检测结果；信号设备(LMP)，配置用于基于由所述管理块提供的命令信号来向使用者指示异常状况。
全文摘要
本发明公开了用于电气负载的驱动电路以及包括该电路的电气系统。具体地，公开了一种电子电路(100)，其包括节点(EX)，其可连接到待驱动的负载(LD)，以及功率器件(PD)，其可在激活和去激活之间切换，并具有连接到所述节点的第一端。该电路进一步包括电流产生器(I)，其具有连接到所述节点以及至少在该功率器件去激活时可被启动而产生电流的输出端；所述节点的电压(V(EX))与参考电压(V(REF))的比较器(CP)，其配置用于获得比较信号(RESETN)，从该比较信号可以检测该负载与所述节点不同的电连接状态。
文档编号H02J7/14GK101986541SQ20101028883
公开日2011年3月16日 申请日期2010年7月28日 优先权日2009年7月28日
发明者A·波玛, A·阿米格希尼, G·迪·比亚塞, V·波勒托 申请人:意法半导体股份有限公司