升压电路、固体摄像器件和照相机系统的利记博彩app

专利名称：升压电路、固体摄像器件和照相机系统的利记博彩app
技术领域：
本发明涉及升压电路以及使用该升压电路的固体摄像器件和照相机 系统，该固体摄像器件以CMOS图像传感器为代表。
背景技术：
近年来，CMOS图像传感器作为用于替代电荷耦合器件(Charge Coupled Device, CCD)的固体摄像器件(图像传感器)引起了人们的注意。
这是因为CMOS图像传感器克服了以下问题。
制造CCD像素需要专用工艺，并且需要多个电源电压来使CCD像 素工作。此外，还必须用多个周边集成电路(IC)与CCD像素组合并使这 些周边IC工作。
这种CCD的使用引起了使系统非常复杂等各种问题，而这些问题都 能被CMOS图像传感器克服。
用于普通CMOS集成电路的制造工艺能够用于制造CMOS图像传感 器。此外，能够通过单个电源来驱动CMOS图像传感器。另外，采用CMOS 工艺的模拟电路和逻辑电路能够混装在同一芯片上。
因此，CMOS图像传感器具有多个显著的优点，其中一个优点是能 够减少周边IC的数目。
CCD的输出电路的主流是使用了具有浮动扩散部(Floating Diffusion, FD)的FD放大器的1信道(ch)输出。
与之相比，CMOS图像传感器具有用于各个像素的FD放大器，CMOS图像传感器的输出的主流是列并行输出型输出，该列并行输出型 输出从像素阵列中选择一行像素，并且在列方向上同时从该一行像素中 读出电荷。
这是因为布置在像素中的FD放大器很难获得足够的驱动能力，因 而这使它必须降低数据率，因此，并行处理是有利的。
这种具有传感器部的CMOS图像传感器包括像素阵列部、像素驱动 部(垂直扫描电路)和列电路(列处理电路)，所述像素阵列部具有由预定结 构的像素电路构成的二维阵列。
这些部分以大规模集成电路(large-scale integration, LSI)的方式形成。
从提供具有单个电源的LSI的观点看，在LSI内部设置用于使从外 部供应的电压升压或者降压的电路是有用的。
例如，CMOS图像传感器经常使用两种从外部供应的电源电压，即 用于模拟电路的电压和用于数字电路的电压。
在利用CMOS图像传感器的如下优点时，即能够用与制造通用 CMOS LSI相同的工艺来制造CMOS图像传感器时，在传感器中设置升 压、降压电路就能够允许多种类型的电源电压用于该图像传感器中的电 路中。
也就是说，尽管只从外部供应两种电压，但CMOS图像传感器内部 的电路也能够作为多电源电路的集合体工作。(见日本专利No. 3802239 (专利文献1)。)
在CMOS图像传感器中装配有升压电路等的情况下，当在各个电路 组件中交换信号时，必须借助于电平转换器。
上述电平转换器的设置前提是能稳定地供应高电平一VH)电压和低 电平^VL)电压。
然而，在例如从待机状态向工作状态的转换中，当使电压的高低关 系反转时会出现时间间隙，这可能导致电平转换器出现故障，并可能使 过大的贯通电流流进电平转换器，因而使电力消耗增加。
9人们已经提出了一种解决此问题的方案，在该方案中，在CMOS图 像传感器中设置有特别的内部电路，从而防止电平转换器在从待机状态
向工作状态转换时发生故障(例如见日本专利No. 3802239 (专利文献l))。
然而，这种技术需要特别的内部电路，这会产生电路复杂化和电路 扩大化的缺点。

发明内容
因此，期望提供一种升压电路、 一种固体摄像器件和一种照相机系 统，它们能够在不使电路复杂化和电路扩大化且不使电力消耗增加的情 况下，在抑制后级电路的故障的同时生成升压电压。
本发明实施例的升压电路包括输出端子；生成升压用的基准电压
的基准电压生成部；使所述基准电压升压并将升压后的基准电压从所述
输出端子输出的电荷泵部；以及在待机时使所述输出端子保持为高电平
电压的输出端子电压保持部。所述电荷泵部包括接受所述基准电压的
输入的输入节点；被形成在所述输入节点与所述输出端子之间的至少一
个升压节点；至少一个基准节点，所述基准节点与所述升压节点对应并
被形成在所述输入节点与基准电位之间；至少一个升压电容器，所述升 压电容器具有连接至对应的所述升压节点的第一端子和连接至对应的所
述基准节点的第二端子；以及被设置在所述输入节点与至少一个所述升
压节点之间、在最后级的所述升压节点与所述输出端子之间、在所述输 入节点与所述基准节点之间和在所述基准电位与所述基准节点之间的多
个开关晶体管，所述多个开关晶体管响应于开关信号被切换为导通或者
截止，并且，在待机时，所述输出端子电压保持部使所述基准电压生成
部的输出侧或者所述输出端子连接至相当于高电平的电位，并且取决于
所述电位是连接至所述基准电压生成部的输出侧还是连接至所述输出端
子，所述输出端子电压保持部控制至少连接在所述电荷泵部中的输入节
点与所述输出端子之间的各开关晶体管的导通、截止操作。
优选地，在待机时，当所述电位连接至所述基准电压生成部的输出 侧时，所述输出端子电压保持部进行控制，使得连接在所述电荷泵部中 的输入节点与输出端子之间的全部开关晶体管导通。优选地，在所述电荷泵部中，所述多个开关晶体管之中的至少连接 在所述输入节点与所述输出端子之间的那些开关晶体管包括寄生二极 管，并且那些开关晶体管被连接成使得相应寄生二极管的正向为从所述 输入节点到所述输出端子，其中，在待机时，当所述电位连接至所述基 准电压生成部的输出侧时，所述输出端子电压保持部进行控制，使得至 少连接在所述输入节点与所述输出端子之间的开关晶体管以及连接在所 述输入节点与所述基准电位之间的各开关晶体管之中的至少连接至所述 输入节点的开关晶体管截止。
优选地，在所述电荷泵部中，所述多个开关晶体管包括寄生二极管， 连接在所述输入节点与所述输出端子之间的各开关晶体管被连接成使得 相应寄生二极管的正向为从所述输入节点到所述输出端子，连接在所述 输入节点与所述基准电位之间的各开关晶体管被连接成使得相应寄生二
极管的正向为从所述基准电位到所述输入节点，并且，在待机时，当所 述电位连接至所述基准电压生成部的输出侧时，所述输出端子电压保持 部进行控制，使得所述多个开关晶体管截止。
优选地，在待机时，当所述电位连接至所述输出端子时，所述输出 端子电压保持部进行控制，使得连接在所述电荷泵部中的输入节点与输 出端子之间的各开关晶体管之中的至少连接至所述输出端子和所述升压 节点的那些开关晶体管截止。
优选地，在所述电荷泵部中，所述多个开关晶体管之中的至少连接 在所述输入节点与所述输出端子之间的那些开关晶体管包括寄生二极 管，并且那些开关晶体管被连接成使得相应寄生二极管的正向为从所述 输入节点到所述输出端子，并且，在待机时，当所述电位连接至所述输 出端子时，输出端子电压保持部进行控制，使得至少连接在所述输入节 点与所述输出端子之间的开关晶体管以及连接在所述输入节点与所述基 准电位之间的各开关晶体管之中的至少连接至所述输入节点的开关晶体 管截止。
优选地，在所述电荷泵部中，所述多个开关晶体管包括寄生二极管， 连接在所述输入节点与所述输出端子之间的各开关晶体管被连接成使得 相应寄生二极管的正向为从所述输入节点到所述输出端子，连接在所述
11输入节点与所述基准电位之间的各开关晶体管被连接成使得相应寄生二
极管的正向为从所述基准电位到所述输入节点，并且，在待机时，当所 述电位连接至所述输出端子时，所述输出端子电压保持部进行控制，使 得所述多个开关晶体管截止。
优选地，所述电荷泵部中的各开关晶体管是场效应晶体管，并且所 述输出端子电压保持部把来自所述输出端子的升压电压用于各开关晶体 管的开关信号的驱动电压。
优选地，所述输出端子电压保持部使所述驱动电压中包含由来自所 述输出端子的所述升压电压的分压电压决定的电压。
本发明另一实施例的固体摄像器件包括像素部，其具有矩阵状的 多个像素电路，所述像素电路具有将光信号转换为电信号并对应于曝光 时间存储所述电信号的元件；像素驱动部，其能进行驱动从而响应于控 制信号从所述像素部读取图像数据；和升压电源部，其包括升压电路， 并且将所述控制信号设定为通过所述升压电路升压的电压电平。所述升 压电路包括输出端子；生成升压用的基准电压的基准电压生成部；使 所述基准电压升压并将升压后的基准电压从所述输出端子输出的电荷泵 部；以及在待机时使所述输出端子保持为高电平电压的输出端子电压保 持部。所述电荷泵部包括接受所述基准电压的输入的输入节点；被形 成在所述输入节点与所述输出端子之间的至少一个升压节点；至少一个 基准节点，所述基准节点与所述升压节点对应并被形成在所述输入节点 与基准电位之间；至少一个升压电容器，所述升压电容器具有连接至对 应的所述升压节点的第一端子和连接至对应的所述基准节点的第二端 子；以及被设置在所述输入节点与至少一个所述升压节点之间、在最后 级的所述升压节点与所述输出端子之间、在所述输入节点与所述基准节 点之间和在所述基准电位与所述基准节点之间的多个开关晶体管，所述 多个开关晶体管响应于开关信号被切换为导通或者截止。在待机时，所 述输出端子电压保持部使所述基准电压生成部的输出侧或者所述输出端 子与相当于高电平的电位连接，并且取决于所述电位是连接至所述基准 电压生成部的输出侧还是所述输出端子，所述输出端子电压保持部控制 至少连接在所述电荷泵部中的输入节点与所述输出端子之间的各开关晶体管的导通、截止操作。
本发明再一实施例的照相机系统包括固体摄像器件；在所述固体
摄像器件中形成对象图像的光学系统；以及对来自所述固体摄像器件的输出图像信号进行处理的信号处理电路。所述固体摄像器件包括像素部，其具有矩阵状的多个像素电路，所述像素电路具有将光信号转换为电信号并对应于曝光时间存储所述电信号的元件；像素驱动部，其能进行驱动从而响应于控制信号从所述像素部读取图像数据；以及升压电源
部，其包括升压电路，并且将所述控制信号设定为通过所述升压电路升
压的电压电平。所述升压电路包括输出端子；生成升压用的基准电压
的基准电压生成部；使所述基准电压升压并将升压后的基准电压从所述
输出端子输出的电荷泵部；以及在待机时使所述输出端子保持为高电平
电压的输出端子电压保持部。所述电荷泵部包括接受所述基准电压的
输入的输入节点；被形成在所述输入节点与所述输出端子之间的至少一
个升压节点；至少一个基准节点，所述基准节点与所述升压节点对应并
被形成在所述输入节点与基准电位之间；至少一个升压电容器，所述升压电容器具有连接至对应的所述升压节点的第一端子和连接至对应的所
述基准节点的第二端子；以及被设置在所述输入节点与至少一个所述升压节点之间、在最后级的所述升压节点与所述输出端子之间、在所述输入节点与所述基准节点之间和在所述基准电位与所述基准节点之间的多个开关晶体管，所述多个开关晶体管响应于开关信号被切换为导通或者截止。在待机时，所述输出端子电压保持部使所述基准电压生成部的输出侧或者所述输出端子与相当于高电平的电位连接，并且取决于所述电位是连接至所述基准电压生成部的输出侧还是所述输出端子，所述输出端子电压保持部控制至少连接在所述电荷泵部中的输入节点与所述输出端子之间的各开关晶体管的导通、截止操作。
根据本发明的各实施例，在不进行升压操作的待机时间时，输出端子电压保持部使基准电压生成部的输出侧或者输出端子与相当于高电平的电位连接。
例如，当所述电位连接至基准电压生成部的输出侧时，输出端子电压保持部进行控制，使得连接在所述电荷泵部的输入节点与所述输出端子之间的全部开关晶体管导通。
当所述电位连接至输出端子时，输出端子电压保持部进行控制，使得连接在电荷泵部中的输入节点与输出端子之间的各开关晶体管中的至少连接在输出端子与升压节点之间的那些开关晶体管截止。
根据本发明的各实施例，能够在不使电路复杂化和电路扩大化且不使电力消耗增加的情况下，在抑制后级电路的故障的同时生成升压电压。


图l是示出了使用本发明实施例的升压电路的CMOS图像传感器(固体摄像器件)的结构示例的图2是示出了本实施例的具有四个晶体管的CMOS图像传感器中的像素示例的图3是示出了本实施例的升压电源部的结构示例的框图4是示例性地示出了图3所示的运算放大器和电荷泵部的结构的电路图5是示出了本实施例的电平转换器的结构示例的电路图；图6是用于说明电荷泵部的工作原理的图7是用于说明防止本实施例升压电路的故障和贯通电流的第一示例的图8是用于说明与本实施例的第一示例对应的运算放大器的第一实施方式示例的图9是用于说明与本实施例的第一示例对应的运算放大器的第二实施方式示例的图10是用于说明防止本实施例升压电路的故障和贯通电流的第二示例的图11是用于说明防止本实施例升压电路的故障和贯通电流的第三示例的图12是用于说明防止本实施例升压电路的故障和贯通电流的第四示例的图13是用于说明与本实施例的第四示例对应的升压电路的第一实施方式示例的图14是用于说明与本实施例的第四示例对应的升压电路的第二实施方式示例的图15是示出了本发明第二实施例安装有列并行模拟数字转换器(Analog Digital Converter, ADC)的固体摄像器件(CMOS图像传感器)的结构示例的框图；以及
图16是示出了本发明第三实施例的使用了固体摄像器件的照相机系统的结构示例的图。
具体实施例方式
下面参照附图按照以下顺序说明本发明的优选实施例。
1. 第一实施例(固体摄像器件的整体结构CMOS图像传感器的结
构)
2. 升压电源部的结构(包括升压电路和电平转换器的整体结构)
3. 第一示例(在待机模式下用升压电路来保持输出端子电压的第一结构示例)
4. 第二示例(在待机模式下用升压电路来保持输出端子电压的第二结构示例)
5. 第三示例(在待机模式下用升压电路来保持输出端子电压的第三结构示例)
6. 第四示例(在待机模式下用升压电路来保持输出端子电压的第四结构示例)
7. 第二实施例(固体摄像器件的另一结构对应于列并行ADC的结构示例)
8. 第三实施例(使用固体摄像器件的照相机系统的结构示例)
15第一实施例
图1是示出了本发明第一实施例的使用了升压电路的CMOS图像传 感器(固体摄像器件)的结构示例的图。
该CMOS图像传感器100具有像素阵列部110、作为像素驱动部的 垂直扫描电路120和水平扫描电路130、列读取电路140、控制部150、 数据处理单元160以及升压电源部170。
像素阵列部110、作为像素驱动部的垂直扫描电路120和水平扫描 电路130、列读取电路140、控制部150、数据处理单元160以及升压电 源部170被设计成LSI。
像素阵列部no具有由多个像素电路110A排列而成的二维阵列(矩阵)。
固体摄像器件100具有作为用于从像素阵列部110依次读取信号的 控制系统的结构。
也就是说，固体摄像器件IOO具有例如生成内部时钟的控制部150、 控制行地址和行扫描的垂直扫描电路120、控制列地址和列扫描的水平扫 描电路130、列读取电路140以及数据处理单元160。
稍后对升压电源部170进行详细说明。
图2是示出了本实施例的具有四个晶体管的CMOS图像传感器中的 像素示例的图。
像素电路IIOA具有例如由光电二极管形成的光电转换元件111。
对于单个光电转换元件111，像素电路IIOA具有作为有源元件的四 个晶体管，即传输晶体管112、复位晶体管113、放大晶体管114和选择 晶体管115。
光电转换元件111将入射光光电转换为与该光量对应的电荷(在此示 例中为电子)。
传输晶体管112连接在光电转换元件111与作为输出节点的浮动扩 散部FD之间，并且具有栅极(传输栅极)，作为控制信号的传输信号TG 通过传输控制线LTx被供应至该栅极。因此，传输晶体管112将由光电转换元件111进行光电转换而得到 的电子传输到浮动扩散部FD。
复位晶体管113连接在电源线LVDD与浮动扩散部FD之间，并且 具有栅极，作为控制信号的复位信号RST通过复位控制线LRST被供应 至该栅极。
结果，复位晶体管113使浮动扩散部FD的电位复位到电源线LVDD 的电位。
浮动扩散部FD与放大晶体管114的栅极连接。放大晶体管114通 过选择晶体管115连接至信号线116,并与位于该像素部外面的恒定电流 源一起形成源极跟随器。
作为与地址信号对应的控制信号的选择信号SEL通过选择控制线 LSEL被供应到选择晶体管115的栅极，从而使选择晶体管115导通。
当选择晶体管115导通时，放大晶体管114将浮动扩散部FD的电 位放大，并且将与该放大的电位对应的电压输出到信号线116。从各个像 素输出的电压通过信号线116被输出到列读取电路140。
当传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115 的栅极以行为单位进行连接时，对一行的各像素同时执行上述操作。
布置在像素阵列部110中的各条复位控制线LRST、传输控制线LTx 和选择控制线LSEL被布置得对于像素阵列中的各行为一组。
复位控制线LRST、传输控制线LTx和选择控制线LSEL由垂直扫描 电路120驱动。
垂直扫描电路120具有在执行固体摄像器件的快门操作或者读取操 作时对行进行指定的功能。
从升压电源部170向垂直扫描电路120供应升压电压VB。
垂直扫描电路120将复位信号RST至少施加到复位控制线LRST、 传输控制线LTx和选择控制线LSEL中的复位控制线LRST从而驱动复 位控制线LRST，该复位信号RST具有通过升压电源部170升压的振幅 例如为3.6V的升压电压。也就是说，至少复位信号RST被设定为升压电压的电平(例如3.6V)。
当然，垂直扫描电路120能够将传输信号TG施加到传输控制线LTx 从而驱动传输控制线LTx，该传输信号TG具有通过升压电源部170升压 的振幅例如为3.6 V的升压电压。
同样地，垂直扫描电路120能够将选择信号SEL施加到选择控制线 LSEL从而驱动选择控制线LSEL，该选择信号SEL具有通过升压电源部 170升压的振幅例如为3.6V的升压电压。
列读取电路140接收在垂直扫描电路120的控制下从像素行读取的 数据，并通过水平扫描电路130将所读取的数据传输到后级的数据处理 单元160。
列读取电路140具有进行诸如相关双采样(correlated double sampling, CDS)等信号处理的功能。
升压电源部的结构
下面说明本实施例的升压电源部170的具体结构和功能。
根据本实施例，在待机时，升压电源部170中的用于生成基准电压 的运算放大器171的输出端子电压被保持为高电平电压。
可选地，在待机时，电荷泵部的输出端子电压被保持为高电平电压。
另外，在待机时，形成上述电荷泵部的多个开关晶体管被保持在截 止(OFF)状态。
在电荷泵部中，作为用于形成该电荷泵部的各个晶体管的驱动电压， 能够使用上述输出端子电压和由上述输出端子电压的分压决定的电压。
下面说明升压电源部170的更具体的结构示例。
图3是示出了本实施例的升压电源部170的结构示例的框图。
图4是是示例性地示出了图3所示的运算放大器和电荷泵部的结构 的电路图。
图3中的升压电源部170具有作为基准电压生成部的运算放大器 171、电荷泵部172、控制逻辑电路173和电平转换器174。在这些部件中，运算放大器171、电荷泵部172和控制逻辑电路173 形成了本发明的升压电路200。控制逻辑电路173形成了本发明的输出端 子电压保持部的一部分。
电平转换器174相当于升压电路200的后级电路。尽管在该示例中 电平转换器174被配置为包括在升压电源部170中，但电平转换器174 也可以布置在垂直扫描电路120中。
例如2.7 V的电源电压VDD1从外部被供应到升压电源部170。
作为基准电压生成部的运算放大器171生成基准电压VBR，并将所 生成的基准电压VBR供应到电荷泵部172，所述基准电压VBR是想要 升高到的3.6 V升压电压VB的一半即1.8 V的升压用基准电压。
运算放大器171具有被供应有基准电压VR的非反相输入端子(+)和 被供应有电压VD的反相输入端子(-)，该电压VD是通过电阻器元件Rl 和R2对电荷泵部172的输出端子电压进行分压而得到的电压。
在图4中，运算放大器171用于生成基准电压，并且运算放大器171
被配置为使得其输出端子电压的值为所需的升压电位的一半。运算放大 器171可以具有包括连接在一起的两个简单放大器的电路结构。
例如，在待机时，运算放大器171的输出端子电压被保持为高电平 电压。稍后对这种情况下的结构示例进行说明。
电荷泵部172利用控制逻辑电路173并通过与开关信号SW1、SW2、 SW3和SW4的供应电平对应的升压操作，使例如为1.8 V的运算放大器 171的输出电压升压到3.6V，并将升压电压VB供应到电平转换器174。
电荷泵部172还将升压电压VB输出到运算放大器171。
电荷泵部172不限于仅具有使输入电压放大两倍的功能，它可以具 有升压电容器、升压节点和基准节点，从而生成更高的电压。
如图4所示，电荷泵部172具有p沟道MOS (PM0S)晶体管PT1、 PT2禾BPT3、 n沟道MOS(NMOS)晶体管NTl、电容器Cl以及输出端子 Toutl。
电荷泵部172还具有输入节点ND1、基准节点ND2、升压节点ND3
19和输出节点ND4。
电荷泵部172被配置为包括作为开关晶体管的PMOS晶体管 PT1 PT3和NMOS晶体管NT1，它们是绝缘栅场效应晶体管。
输入节点ND1与运算放大器171的输出连接。
PMOS晶体管PT1具有连接至输入节点ND1的漏极、连接至升压节 点ND3的源极和与来自控制逻辑电路173的开关信号SW1的供应线连 接的栅极。
PMOS晶体管PT2具有连接至升压节点ND3的漏极、连接至输出节 点ND4的源极和与来自控制逻辑电路173的开关信号SW2的供应线连 接的栅极。
PMOS晶体管PT3具有连接至输入节点ND1的漏极、连接至基准节 点ND2的源极和与来自控制逻辑电路173的开关信号SW3的供应线连 接的栅极。
NMOS晶体管NT1具有连接至基准节点ND2的漏极、连接至基准 电位VSS例如接地电位GND的源极和与来自控制逻辑电路173的开关 信号SW4的供应线连接的栅极。
电容器Cl具有连接至升压节点ND3的第一电极(第一端子)和连接 至基准节点ND2的第二电极(第二端子)。
输出节点ND4连接至升压电压VB的输出端子Toutl和电阻器元件 R2的一端。
例如，在待机时，电荷泵部172的输出端子Toutl上的电压被保持 为高电平电压。稍后也会对这种情况下的结构示例进行说明。
控制逻辑电路173响应于基准时钟信号RCK生成开关信号 SW1 SW4，以用于开关作为电荷泵部172的开关晶体管的PMOS晶体管 PT1 PT3禾卩NMOS晶体管NT1 。
在待机模式下，控制逻辑电路173例如将开关信号SW1和SW2设 为低电平，将开关信号SW3设为高电平，并且将开关信号SW4设为低 电平，来使布置在电荷泵部172的输入节点与输出端子之间的各开关晶体管导通。
可选地，在待机模式下，控制逻辑电路173例如将开关信号
SW1 SW3设为高电平，并将开关信号SW4设为低电平，来使电荷泵部 172中的开关晶体管截止。
在升压模式下，首先，控制逻辑电路173将开关信号SW1设为低电 平，将开关信号SW4设为高电平，并将开关信号SW2和SW3设为高电 平。
结果，电荷泵部172的PMOS晶体管PT1和NMOS晶体管NT1导 通，并且PMOS晶体管PT2和PT3截止。
接着，控制逻辑电路173将开关信号SW1设为高电平，将开关信号 SW4设为低电平，并且将开关信号SW2和SW3设为低电平。
结果，电荷泵部172的PMOS晶体管PT1和NMOS晶体管NT1变 成截止，并且PMOS晶体管PT2和PT3变成导通。
通过使用由电荷泵部172供应的升压电压VB作为高电压源，电平 转换器174对具有低振幅的输入控制信号进行电平转换，例如从1.8 V系 统转换为3.6V系统。
电平转换器174将电平转换后的控制信号供应到垂直扫描电路120。
图5是示出了本实施例的电平转换器174的结构示例的电路图。
电平转换器174具有PMOS晶体管PT11和PT12、 NMOS晶体管 NT11和NT12、反相器INVll、高电压VH的供应线LVH、输入端子Tin11、 输出端子Toutll以及节点ND11和ND12。
来自电荷泵部172的升压电压VB被供应到高电压VH的供应线 LVH。
PMOS晶体管PT11的源极和PMOS晶体管PT12的源极连接至高电 压VH的供应线LVH。
PMOS晶体管PT11的漏极连接至NMOS晶体管NT11的漏极，并 且它们之间的节点形成了节点NDll。PMOS晶体管PT12的漏极连接至NMOS晶体管NT12的漏极，并 且它们之间的节点形成了节点ND12。NMOS晶体管NT11的源极和NMOS晶体管NT12的源极连接至作 为恒定电压VL (OV)的供应线的接地电位GND。PMOS晶体管PT11的栅极连接至节点ND12，并且PMOS晶体管 PT12的栅极连接至节点NDll。NMOS晶体管NT11的栅极连接至输入端子Tinll，并且NMOS晶 体管NT12的栅极连接至反相器INV11的输出。反相器INV11的输入与输入端子Tinll连接，并且节点ND12连接 至输出端子Toutll。当将高电平信号(在图示的示例中为1.8 V)从输入端子Tinll输入到 电平转换器174时，使NMOS晶体管NT12截止，而使NMOS晶体管 NT11导通。结果，节点ND11处的电荷被放电，从而使PMOS晶体管PT12的 栅极电压下降。于是，PMOS晶体管PT12导通，其漏极电压升高，因而 使PMOS晶体管PT11的栅极电压升高，使PMOS晶体管PT11的漏极电 压下降。因此，从输出端子Toutll输出经过电平转换后的高电平信号(例如， 在图示的示例中为3.6 V)Vout。另一方面，当将低电平信号(在图示的示例中为0 V)从输入端子 Tinll输入到电平转换器174时，使NMOS晶体管NTll截止，而使NMOS 晶体管NT12导通。结果，节点ND12处的电荷被放电，从而使PMOS晶体管PT12的 漏极电压下降并使PMOS晶体管PT11的栅极电压下降。因此，NMOS晶体管NT11的漏极电压升高或者说节点ND11处的 电位升高，使得PMOS晶体管PT12的栅极电压升高。结果，PMOS晶 体管PT12的漏极电压变低，并且从输出端子Toutll输出低电平信号(例 如，在图示的示例中为0V)。22作为升压电路200的后级电路的电平转换器174以能够稳定供应高 电平(-VH)电压和低电平(=VL)电压为前提。在从待机状态到工作状态的转换中，例如，当电压的高低关系反转 时会出现时间间隙，这可能导致电平转换器出现故障，并可能导致过大 的贯通电流流进电平转换器。因此，本实施例采用稍后说明的结构来实现一种升压电路，该升压 电路能够在不使电路复杂化和电路扩大化且不使电力消耗增加的情况 下，在抑制后级电路的故障的同时生成升压电压。下面结合图6~图14具体说明本实施例的升压电路200的特征结构 示例。首先，说明电荷泵部172的工作原理。图6是用于说明电荷泵部172的工作原理的图。以运算放大器171的输出电压为1.8 V作为示例进行说明。在升压模式下，控制逻辑电路173将开关信号SW1设为低电平，将 开关信号SW4设为高电平，并且将开关信号SW2和SW3设为高电平。这使得电荷泵部172的PMOS晶体管PT1和NMOS晶体管NT1导 通，并使PMOS晶体管PT2和PT3截止。因此，电容器C1的两个电极(端子)的电压被分别充电至1.8 V和0 V。 也就是说，节点ND3被充电为1.8V，并且节点ND2被充电为0V。接着，控制逻辑电路173将开关信号SW1设为高电平，将开关信号 SW4设为低电平，并将开关信号SW2和SW3设为低电平。这使得电荷泵部172的PMOS晶体管PT1和NMOS晶体管NT1变 成截止，并使PMOS晶体管PT2和PT3变成导通。因此，电容器C1的两个端子的电位状态被分别充电至3.6 V和1.8 V。也就是说，利用供应到节点ND2的1.8V电压，节点ND3的电位通 过电容器C1的电容耦合被升压(提升)至1.8V以上。最后，理想的是，向电容器C1充电的电位变为3.6 V，其正好是运算放大器171的输出电压的两倍。整个电荷泵部172能够被配置为对从外部供应的例如2.7 V的电源 电压VDD1进行操作，并且所生成的3.6 V电压能够被供应到例如电平 转换器174等其他电路组件，从而用作新的电源电压。假设升压电路200的输出端子Toutl的电压在待机时被保持为高电 平，如果在启动电荷泵的操作之前的初始电压被保持为较高，则在从待 机时刻向工作时刻的转换中能縮短到达所需电压的时间。当输出端子Toutl的电压在待机时被保持(悬)在高电平上时，在后级 处的作为要使用所生成的升压电压的电路的电平转换器174中，电压的 高低关系不反转，这使得能够防止电平转换器174的故障和贯通电流的 流过。下面通过第一 第五示例来说明防止上述故障和贯通电流的流过的 对策。第一示例图7是说明本实施例的用于防止升压电路200的故障和贯通电流的 第一示例的图。图7所示的第一示例采用将在下面说明的结构，并且在待机时将升 压电路200的输出端子Toutl的电压保持为高电平(Hi)侧的电压(例如2.7 V)。在待机时，将运算放大器171的输出保持为高电平。于是，为了使电荷泵部172的节点ND1和ND4电导通，使PMOS 晶体管PT1和PT2导通，并使PMOS晶体管PT3和NMOS晶体管NT1截止。在这种情况下，控制逻辑电路173将开关信号SW1和SW2设为低 电平，将开关信号SW3设为高电平，并且将开关信号SW4设为低电平。通过使用例如MOS开关并响应于待机信号STBY来使运算放大器 171的输出端子连接至电源侧，就可以实现在待机时使运算放大器171 的输出保持在高电平。下面结合图8和图9说明各实施方式示例。图8是用于说明与本实施例的第一示例对应的运算放大器的第一实 施方式示例的图。图8中的运算放大器171A被配置为具有两级的差分放大器AMP1 和输出放大器AMP2。运算放大器171A具有PMOS晶体管PT21 PT24、 NMOS晶体管 NT21 NT24、电容器C21、节点ND21 ND23、输入端子TP和TN、偏 置端子TB以及输出端子Tout21。PMOS晶体管PT24用作输出端子电压保持部中的MOS开关，其将 运算放大器171A的输出保持为高电平。第一级的差分放大器AMP1由PMOS晶体管PT21和PT22、 NMOS 晶体管NT21 NT23以及节点ND21和ND22形成。PMOS晶体管PT21和PT22的源极连接至电源电压VDD2的供应线 LVDD2。PMOS晶体管PT21的漏极连接至NMOS晶体管NT21的漏极，并 且它们之间的节点形成了节点ND21。节点ND21连接至PMOS晶体管 PT21禾口 PT22的栅极。PMOS晶体管PT22的漏极连接至NMOS晶体管NT22的漏极，并 且它们之间的节点形成了节点ND22。NMOS晶体管NT21和NT22的源极连接在一起，它们之间的节点 连接至NMOS晶体管NT23的漏极，并且NMOS晶体管NT23的源极连 接至基准电位VSS (例如接地电位GND)。NMOS晶体管NT21的栅极连接至电压VP的输入端子TP，并且 NMOS晶体管NT22的栅极连接至电压为VN的输入端子TN。 NMOS晶 体管NT23的栅极连接至被供应有偏压VB的偏置端子TB。例如，将图3和图4中的基准电压VR作为电压VP供应到输入端子 TP。将图3和图4中的分压电压VD作为电压VN供应到输入端子TN。NMOS晶体管NT23用作第一级的差分放大器AMP1的电流源。输出放大器AMP2由PMOS晶体管PT23、 NMOS晶体管NT24、电 容器C21和节点ND23形成。PMOS晶体管PT23的源极连接至电源电压VDD2的供应线LVDD2。PMOS晶体管PT23的漏极连接至NMOS晶体管NT24的漏极，并 且它们之间的节点形成了节点ND23。NMOS晶体管NT24的源极连接至 基准电位VSS (例如接地电位GND)。电容器C21具有连接至节点ND22的第一电极和连接至节点ND23 的第二电极，该节点ND22作为差分放大器AMP1的输出节点。节点ND23 连接至输出端子Tout21。PMOS晶体管PT23的栅极连接至节点ND22或者说连接至差分放大 器AMP1的输出节点，并且PMOS晶体管PT23的漏极连接至节点ND23。NMOS晶体管NT24的栅极连接至被供应有偏压VB的偏置端子TB。NMOS晶体管NT24用作输出放大器AMP2的电流源。PMOS晶体管PT24具有连接至电源电压VDD2的供应线LVDD2的 源极、连接至输出端子Tout21的漏极和连接至待机信号STBY的供应线 的栅极。在运算放大器171A中，在待机模式下，按照有效低电平来供应待 机信号STBY。结果，使PMOS晶体管PT24导通，从而使运算放大器 171A的输出端子Tout21与电源电压VDD2的供应线LVDD2连接。因此，为了在待机时将运算放大器171A的输出保持为高电平，运 算放大器171A的输出端子Tout21响应于该待机信号STBY通过作为 MOS开关的PMOS晶体管PT24被连接至电源侧。这时，为了使电荷泵部172的节点ND1和ND4电导通，使PMOS 晶体管PT1禾B PT2导通，并使PMOS晶体管PT3禾B NMOS晶体管NT1截止。这使得升压电路200的输出端子Toutl处的电压在待机时被保持为 高电平(Hi)电压。因此，能够在不使电压的高低关系反转的情况下防止后级处的电平转换器174的故障和贯通电流。
在待机模式下，停止偏压VB的供应能够减小待机时的电力消耗。
在升压模式下，按照无效高电平来供应待机信号STBY。因而，PMOS 晶体管PT24变成截止。因此，运算放大器171A的输出端子Tout21从电 源电压VDD2的供应线LVDD2断开电连接。
在升压模式下，开始偏压VB的供应。
因此，差分放大器AMP1放大对应于输入电压VP与VN之间的差 分的信号，从而生成放大信号SA，该放大信号SA从节点ND22被供应 到输出级的输出放大器AMP2。
在输出放大器AMP2中，根据放大信号SA的电平来控制PMOS晶 体管PT23的导通状态，从而将输出端子Tout21处的电位保持为例如1.8 V。
下面接着说明与本实施例的第一示例对应的运算放大器的第二实施 方式示例。
图9是用于说明与本实施例的第一示例对应的运算放大器的第二实 施方式示例的图。
不同于图8中的第一实施方式示例的是，在第二实施方式示例的运 算放大器171B中，MOS开关由连接在节点ND22与基准电位VSS之间 的NMOS晶体管NT25形成。
NMOS晶体管NT25的漏极连接至电容器C21的第一电极和输出放 大器AMP2的PMOS晶体管PT23的栅极。NMOS晶体管NT25具有连 接至基准电位VSS (例如接地电位GND)的源极和连接至高电平有效待机 信号STBY的供应线的栅极。
当在待机时使NMOS晶体管NT25导通时，输出放大器AMP2中的 PMOS晶体管PT23的栅极电位被设为低电平。
结果，使PMOS晶体管PT23导通，从而使运算放大器171B的输出 端子Tout21与电源电压VDD2的供应线LVDD2连接。
这时，为了使电荷泵部172的节点ND1和ND4电导通，使PMOS晶体管PT1和PT2导通，并使PMOS晶体管PT3和NMOS晶体管NT1截止。
这使得升压电路200的输出端子Toutl处的电压在待机时被保持为 高电平(Hi)电压。
因此，能够在不使电压的高低关系反转的情况下防止后级处的电平 转换器174的故障和贯通电流。
在升压模式下，按照无效低电平来供应待机信号STBY。结果，NMOS 晶体管NT25变为截止。因此，运算放大器171B的输出端子Tout21从 电源电压VDD2的供应线LVDD2断开电连接。
由于放大过程以与上述相同的方式进行，因此这里省略对其的说明。
下面接着说明本实施例的用于防止升压电路200的故障和贯通电流 的第二示例。
第二示例
图10是用于说明本实施例的用于防止升压电路200的故障和贯通电 流的第二示例的图。
在前述第一示例中，在待机时，运算放大器171的输出端子被保持 为高电平，使电荷泵部172的PMOS晶体管PT1和PT2导通，从而将升 压电路200的输出端子Toutl的电压保持在高电平侧。
与之相比，在图10的第二示例中，升压电路200被配置为使得电荷 泵部172A中的PMOS晶体管PT1 PT3和NMOS晶体管NT1截止，并 使得升压电路200的输出端子Toutl直接连接至电源侧。
在图10的示例中，形成输出端子电压保持部的MOS开关由PMOS 晶体管PT31形成。
于是，PMOS晶体管PT31具有连接至电源电压VDD2的供应线 LVDD2的源极和连接至电荷泵部172A的节点ND4的漏极。PMOS晶体 管PT31的栅极连接至低电平有效待机信号STBY的供应线。
在电荷泵部172A中，在待机模式下，按照有效低电平来供应待机 信号STBY。结果，使PMOS晶体管PT31导通，从而使升压电路200的输出端子Toutl与电源电压VDD2的供应线LVDD2连接。
因此，为了在待机时将升压电路200的输出保持为高电平，输出端 子Toutl响应于待机信号STBY通过作为MOS开关的PMOS晶体管PT31
连接至电源侧。
这时，电荷泵部172A中的PMOS晶体管PT1、 PT2、 PT3和NMOS 晶体管NT1截止。
这使得升压电路200的输出端子Toutl处的电压在待机时被保持为 高电平(Hi)电压。
结果，能够在不使电压的高低关系反转的情况下防止后级处的电平 转换器174的故障和贯通电流。
下面接着说明本实施例的用于防止升压电路200的故障和贯通电流 的第三示例。
第三示例
图11是用于说明本实施例的用于防止升压电路200的故障和贯通电 流的第三示例的图。
第三示例与第一示例的不同之处在于，在待机时，作为电荷泵部 172B中的全部开关的PMOS晶体管PT1、 PT2、 PT3和NMOS晶体管 NT1是截止的。
第三示例还在PMOS晶体管PT1、 PT2、 PT3和NMOS晶体管NT1 的寄生二极管D1 D4的使用方面不同于第一示例。
在第一示例中，使作为电荷泵部172中的开关的PMOS晶体管PT1 和PT2导通，从而使节点ND1和ND4电连接在一起。
因此，当升压电路200的输出端子Toutl的电位状态改变时，仍然 存在着电流从升压电路200外部向内部逆流的可能性。
在第二示例中，取决于输出端子的电位状态，电流的逆流可能会出现。
因此，在第三示例中，电荷泵部172B的电路结构使用了图11所示PMOS晶体管PT1被连接成使得寄生二极管Dl的正向为从输入节 点ND1朝向升压节点ND3。
PMOS晶体管PT2被连接成使得寄生二极管D2的正向为从升压节 点ND3朝向输出节点ND4 。
PMOS晶体管PT3被连接成使得寄生二极管D3的正向为从基准节 点ND2朝向输入节点ND1 。
NMOS晶体管NT1被连接成使寄生二极管D4的正向为从接地电位 GND侧朝向基准节点ND2 。
在上述结构中，在待机时，运算放大器171的输出通过在第一示例 中使用的手段连接至(悬于)电源侧(例如2.7 V)。
另外，使作为电荷泵部172B中的开关的PMOS晶体管PT1、 PT2、 PT3禾B NMOS晶体管NT1截止。
因此，如图11所示，作为开关的PM0S晶体管PT1、 PT2、 PT3和 NMOS晶体管NT1的寄生二极管D1 D4的方向能够使升压电压的输出 端子电压即使在待机时也能保持为高电平。
此外，由于作为电荷泵部172B中的开关的全部PMOS晶体管PT1、 PT2、 PT3和NMOS晶体管NT1是截止的，因此电流不从输出端子Toutl 流出。
下面接着说明本实施例的用于防止升压电路200的故障和贯通电流 的第四示例。
第四示例
图12是用于说明本实施例的用于防止升压电路200的故障和贯通电 流的第四示例的图。
第四示例与第二及第三示例的不同之处在于，升压电压Vout (在本 实施例中为3.6V)用作电荷泵部172的各开关中的至少PMOS晶体管PTl 和PT2的截止电压。例如，针对连接在升压节点ND3与输出节点ND4之间的PMOS晶 体管PT2进行说明。
如果直接使用作为PMOS晶体管PT2的截止电压从外部供应的例如 2.7 V电源电压，则当对安装在外部的电容器Cout进行充电且使升压电 压Vout升高时，如图11所示，可能存在着PMOS晶体管PT2不能完全 截止的情况。
这会导致电荷泵效率的降低和待机电流的增加。
在这方面，利用升压电压^Vout)使PMOS晶体管PT2截止的操作能 够确保PMOS晶体管PT2被截止，这使得能够减少漏电流。
针对连接在输入节点ND1与升压节点ND3之间的PMOS晶体管PT1 的情况时，也同样如此。
下面结合图13和图14来说明实施方式示例。
图13是用于说明与本实施例的第四示例对应的升压电路的第一实 施方式示例的图。
在图13的升压电路200A中，电平转换器175被设置在控制逻辑电 路173的开关信号SW1 SW4的输出级处。
与电平转换器174 —样，电平转换器175被供应有作为高电平电压 的升压电压，该升压电压来自能使输出端子Toutl保持为高电平的升压 电路。因此，如上所述，防止了电平转换器175的故障和贯通电流的出 现。
图14是用于说明与本实施例的第四示例对应的升压电路的第二实 施方式示例的图。
升压电路的第二实施方式示例被配置为根据输出端子Toutl的电 位状态来改变PMOS晶体管PT1和PT2的导通电压，从而保护PMOS 晶体管PT1和PT2的栅极氧化物膜。
假设将通过串联连接在升压电压Vout的供应线LVout与接地电位 GND之间的电阻器元件R3和R4进行分压的电压作为基准，将电平转换 器175控制为使得导通电压变成运算放大器176的输出电压Vout的10%(即乘以O.l)的电位。
在该示例中，截止电压被控制为3.6 V，并且导通电压被控制为3.6 V 的10%即0.36 V。
当将PMOS晶体管PT1和PT2的导通电压控制为一直是输出端子 Toutl处的电压的10%时，能够防止各个端子电压变得过大，从而提高可 靠性。
如上所述，本实施例能够获得以下优点。
在LSI内部设置升压电路是有用的，即除了使用从外部供应的电压 之外，还能够在内部电路中使用多种类型的电源电压。
特别地，在图像传感器的情况下，如果能够用多种类型的电源电压 驱动像素，则能够增大在提高图像质量方面的适用性。
另外，能够在不引起后级电路的故障的情况下生成升压电压，这对 于在可靠性方面通过减少的漏电流来提高产品质量和降低电力消耗是有 用的。
此外，使用了寄生二极管的简单结构不需要特别的电路结构，并且 减小了芯片面积。
并没有被具体限定的各个实施例的CMOS图像传感器能够被配置为 具有安装在其内的例如列并行ADC。
第二实施例
图15是示出了本发明第二实施例的安装有列并行ADC的固体摄像 器件(CMOS图像传感器)的结构示例的框图。
如图15所示，该固体摄像器件300具有作为摄像部的像素阵列部 310、作为像素驱动部的垂直扫描电路320和水平传输扫描电路330以及 时序控制电路340。
固体摄像器件300还包括ADC组350、数字模拟转换器(以下称作 DAC) 360、放大器电路(S/A) 370、信号处理电路380和升压电源部390。
像素阵列部310被配置为包括光电二极管和内置放大器，并且具有如图2所示以矩阵形式(按行和列)布置的像素。
固体摄像器件300具有以下电路作为用于从像素阵列部310依次读 取信号的控制电路。
也就是说，在固体摄像器件300中，作为控制电路，布置有生成内 部时钟的时序控制电路340、控制行地址和行扫描的垂直扫描电路320 以及控制列地址和列扫描的水平传输扫描电路330。
然后，前面结合图3~图14说明的升压电源部170被用作升压电源 部3卯。
ADC组350具有多个ADC，各个ADC包括比较器351、计数器352 和锁存器353。
比较器351使具有斜波波形的基准电压Vsl叩与通过垂直信号线从 像素逐行获得的模拟信号相对比，所述斜波波形是通过让由DAC 360生 成的基准电压进行台阶式变化而获得的。
计数器352对比较器351的比较时间进行计数。
ADC组350具有n位数字信号转换能力，并且被布置为用于各条垂 直信号线(列线)，从而形成列并行ADC组件。
各个锁存器353的输出连接至具有例如2n位宽度的水平传输线 LHTX。
于是，还布置有与水平传输线LHTX对应的2n个放大器电路370 和信号处理电路380。
在ADC组350中，通过为各列布置的比较器351，将所提供的被读 出到垂直信号线的模拟信号(电位Vsl)与基准电压Vsl叩(按一定斜度进 行线性变化的斜坡波形)相对比。
这时，与比较器351 —样逐列布置着的计数器352进行工作，并且 随着具有斜波波形的电位Vslop与计数值一一对应地变化，将垂直信号 线上的电位(模拟信号)Vsl转换为数字信号。
基准电压Vslop的变化将随电压的变化转换为随时间的变化，并且 随着在每个一定期间(时钟)对时间进行计数，将基准电压Vslop的变化转换为数字值。
当模拟电信号Vsl与基准电压Vsl叩相交时，比较器351的输出被 反转，从而使计数器352的输入时钟停止，这就完成了AD转换。
在AD转换期间结束之后，通过水平传输扫描电路330，将保持在锁 存器353中的数据经由放大器电路370输入到信号处理电路380，从而产 生二维图像。
这样就进行了列并行输出过程。
在具有升压电源部3卯的CMOS图像传感器300中，进行下面的驱动。
垂直扫描电路120将复位信号RST至少施加到复位控制线LRST、 传输控制线LTx和选择控制线LSEL中的复位控制线LRST从而驱动复 位控制线LRST，该复位信号RST具有通过升压电源部170升压的振幅 例如为3.6V的升压电压。
具有上述优点的固体摄像器件能够用作用于数码相机或者摄像机的 摄像器件。
第三实施例
图16是示出了本发明第三实施例的使用了固体摄像器件的照相机 系统的结构示例的图。
如图16所示，该照相机系统400具有可采用前述实施例CMOS图 像传感器(固体摄像器件)100和300的摄像器件410以及将入射光(用于 形成对象图像)引导至摄像器件410的像素区域的光学系统，例如将入射 光(图像光)的图像形成在摄像面上的镜头420。照相机系统400还包括驱 动摄像器件410的驱动电路(DRV) 430和对摄像器件410的输出信号进行 处理的信号处理电路(PRC) 440。
驱动电路430具有时序发生器(未图示)并且响应于预定的时序信号 来驱动摄像器件410，所述时序发生器生成包括起始脉冲和时钟脉冲的各 种时序信号以驱动摄像器件410的内部电路。
信号处理电路440对摄像器件410的输出信号进行预定的信号处理。
34通过信号处理电路440处理的图像信号被记录在诸如存储器等记录 介质中。记录在记录介质中的图像信息的硬拷贝通过打印机等来获得。 通过信号处理电路440处理的图像信号作为动态图像被显示在具有液晶 显示器等装置的监视器上。
如上所述，当前述固体摄像器件100和300作为摄像器件410被安 装在诸如数码相机等摄像装置中时，能够实现电力消耗低的高精度照相 机。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发 明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及 改变。
权利要求
1.一种升压电路，其包括输出端子；生成升压用的基准电压的基准电压生成部；使所述基准电压升压并使升压后的基准电压从所述输出端子输出的电荷泵部；和在待机时使所述输出端子保持为高电平电压的输出端子电压保持部，所述电荷泵部包括接受所述基准电压的输入的输入节点，被形成在所述输入节点与所述输出端子之间的至少一个升压节点，至少一个基准节点，所述基准节点与所述升压节点对应并被形成在所述输入节点与基准电位之间，至少一个升压电容器，所述升压电容器具有连接至对应的所述升压节点的第一端子和连接至对应的所述基准节点的第二端子，以及被设置在所述输入节点与所述至少一个升压节点之间、在最后级的所述升压节点与所述输出端子之间、在所述输入节点与所述基准节点之间和在所述基准电位与所述基准节点之间的多个开关晶体管，所述多个开关晶体管响应于开关信号被切换为导通或者截止，其中，在待机时，所述输出端子电压保持部使所述基准电压生成部的输出侧或者所述输出端子连接至相当于高电平的电位，并且取决于所述电位是连接至所述基准电压生成部的输出侧还是连接至所述输出端子，所述输出端子电压保持部控制至少连接在所述电荷泵部中的输入节点与所述输出端子之间的那些开关晶体管的导通、截止操作。
2. 如权利要求l所述的升压电路，其中，在待机时，当所述电位连接至所述基准电压生成部的输出侧时，所述输出端子电压保持部进行控 制，使得连接在所述电荷泵部中的输入节点与所述输出端子之间的全部 开关晶体管导通。
3. 如权利要求l所述的升压电路，其中，在所述电荷泵部中，所述多个开关晶体管之中的至少连接在所述输入节点与所述输出端子之间的那些开关晶体管包括寄生二极管，并且那 些开关晶体管被连接成使得相应寄生二极管的正向为从所述输入节点到所述输出端子，并且在待机时，当所述电位连接至所述基准电压生成部的输出侧时，所 述输出端子电压保持部进行控制，使得至少连接在所述输入节点与所述 输出端子之间的开关晶体管以及连接在所述输入节点与所述基准电位之 间的各开关晶体管之中的至少连接至所述输入节点的开关晶体管截止。
4. 如权利要求l所述的升压电路，其中，在所述电荷泵部中，所述多个开关晶体管包括寄生二极管，连接在 所述输入节点与所述输出端子之间的各开关晶体管被连接成使得相应寄 生二极管的正向为从所述输入节点到所述输出端子，连接在所述输入节 点与所述基准电位之间的各开关晶体管被连接成使得相应寄生二极管的 正向为从所述基准电位到所述输入节点，并且在待机时，当所述电位连接至所述基准电压生成部的输出侧时，所 述输出端子电压保持部进行控制，使得所述多个开关晶体管截止。
5. 如权利要求l所述的升压电路，其中，在待机时，当所述电位连接至所述输出端子时，所述输出端子电压 保持部进行控制，使得连接在所述电荷泵部中的输入节点与所述输出端 子之间的各开关晶体管之中的至少连接在所述输出端子与所述升压节点 之间的那些开关晶体管截止。
6. 如权利要求1所述的升压电路，其中，在所述电荷泵部中，所述多个开关晶体管之中的至少连接在所述输 入节点与所述输出端子之间的那些开关晶体管包括寄生二极管，并且那 些开关晶体管被连接成使得相应寄生二极管的正向为从所述输入节点到 所述输出端子，并且在待机时，当所述电位连接至所述输出端子时，所述输出端子电压保持部进行控制，使得至少连接在所述输入节点与所述输出端子之间的 那些开关晶体管截止。
7. 如权利要求l所述的升压电路，其中，在所述电荷泵部中，所述多个开关晶体管包括寄生二极管，连接在 所述输入节点与所述输出端子之间的各开关晶体管被连接成使得相应寄 生二极管的正向为从所述输入节点到所述输出端子，连接在所述输入节 点与所述基准电位之间的各开关晶体管被连接成使得相应寄生二极管的 正向为从所述基准电位到所述输入节点，并且在待机时，当所述电位连接至所述输出端子时，所述输出端子电压 保持部进行控制，使得所述多个开关晶体管截止。
8. 如权利要求1~7中任一项所述的升压电路，其中，所述电荷泵部 中的各开关晶体管是场效应晶体管，并且所述输出端子电压保持部把来自所述输出端子的升压电压用于各个 所述开关晶体管的开关信号的驱动电压。
9. 如权利要求8所述的升压电路，其中，所述输出端子电压保持部 使所述驱动电压中包含由来自所述输出端子的所述升压电压的分压电压 决定的电压。
10. —种固体摄像器件，所述固体摄像器件包括像素部，其具有矩阵状的多个像素电路，所述像素电路具有将光信号转换为电信号并对应于曝光时间存储所述电信号的元件；像素驱动部，其能进行驱动从而响应于控制信号从所述像素部读取 图像数据；和升压电源部，其包括升压电路，并且将所述控制信号设定为通过所 述升压电路升压的电压电平， 所述升压电路包括输出端子，生成升压用的基准电压的基准电压生成部，使所述基准电压升压并使升压后的基准电压从所述输出端子输出的 电荷泵部，和在待机时使所述输出端子保持为高电平电压的输出端子电压保持部，所述电荷泵部包括接受所述基准电压的输入的输入节点，被形成在所述输入节点与所述输出端子之间的至少一个升压节点，至少一个基准节点，所述基准节点与所述升压节点对应并被形成在 所述输入节点与基准电位之间，至少一个升压电容器，所述升压电容器具有连接至对应的所述升压 节点的第一端子和连接至对应的所述基准节点的第二端子，以及被设置在所述输入节点与至少一个所述升压节点之间、在最后级的 所述升压节点与所述输出端子之间、在所述输入节点与所述基准节点之 间和在所述基准电位与所述基准节点之间的多个开关晶体管，所述多个 开关晶体管响应于开关信号被切换为导通或者截止，其中，在待机时，所述输出端子电压保持部使所述基准电压生成部 的输出侧或者所述输出端子与相当于高电平的电位连接，并且取决于所 述电位是连接至所述基准电压生成部的输出侧还是连接至所述输出端 子，所述输出端子电压保持部控制至少连接在所述电荷泵部中的输入节 点与所述输出端子之间的各开关晶体管的导通、截止操作。
11.如权利要求IO所述的固体摄像器件，其中，各个所述像素电路包括输出节点；将光信号转换为电信号并存储信号电荷的光电转换元件；传输元件，其利用作为所述控制信号的传输信号而被设定为导通或 者截止，并且当被设定为导通时将所述光电转换元件中的电荷传输到所 述输出节点；以及复位元件，其利用作为所述控制信号的复位信号而被设定为导通或 者截止，并且当被设定为导通时使所述输出节点复位，并且所述升压电源部将所述传输信号和所述复位信号中的至少所述复位信号设定为通过所述升压电路升压的电压电平。
12. —种照相机系统，所述照相机系统包括 固体摄像器件；在所述固体摄像器件中形成对象图像的光学系统；和对来自所述固体摄像器件的输出图像信号进行处理的信号处理电路，所述固体摄像器件包括像素部，其具有矩阵状的多个像素电路，所述像素电路具有将光信 号转换为电信号并对应于曝光时间存储所述电信号的元件；像素驱动部，其能进行驱动从而响应于控制信号从所述像素部读取图像数据；和升压电源部，其包括升压电路，并且将所述控制信号设定为通过所 述升压电路升压的电压电平， 所述升压电路包括输出端子，生成升压用的基准电压的基准电压生成部， 使所述基准电压升压并使升压后的基准电压从所述输出端子输出的 电荷泵部，和在待机时使所述输出端子保持为高电平电压的输出端子电压保持部，所述电荷泵部包括接受所述基准电压的输入的输入节点，被形成在所述输入节点与所述输出端子之间的至少一个升压节点，至少一个基准节点，所述基准节点与所述升压节点对应并被形成在 所述输入节点与基准电位之间，至少一个升压电容器，所述升压电容器具有连接至对应的所述升压 节点的第一端子和连接至对应的所述基准节点的第二端子，以及被设置在所述输入节点与至少一个所述升压节点之间、在最后级的 所述升压节点与所述输出端子之间、在所述输入节点与所述基准节点之 间和在所述基准电位与所述基准节点之间的多个开关晶体管，所述多个开关晶体管响应于开关信号被切换为导通或者截止，其中，在待机时，所述输出端子电压保持部使所述基准电压生成部 的输出侧或者所述输出端子与相当于高电平的电位连接，并且取决于所 述电位是连接至所述基准电压生成部的输出侧还是连接至所述输出端 子，所述输出端子电压保持部控制至少连接在所述电荷泵部中的输入节 点与所述输出端子之间的各开关晶体管的导通、截止操作。
全文摘要
本发明提供升压电路、固体摄像器件和照相机系统，该升压电路包括输出端子；生成升压用的基准电压的基准电压生成部；使基准电压升压并使升压后的基准电压从输出端子输出的电荷泵部；和在待机时使输出端子保持为高电平电压的输出端子电压保持部。电荷泵部包括输入节点、至少一个升压节点、至少一个基准节点、至少一个升压电容器以及设置在输入节点与至少一个升压节点之间、在最后级的升压节点与输出端子之间、在输入节点与基准节点之间和在基准电位与基准节点之间的多个开关晶体管，这些开关晶体管响应于开关信号被切换为导通或截止。因此，能在不使电路复杂化和电路扩大化且不使电力消耗增加的情况下，在抑制后级电路的故障的同时生成升压电压。
文档编号H02M3/07GK101656472SQ20091016299
公开日2010年2月24日 申请日期2009年8月21日 优先权日2008年8月22日
发明者冈野正史 申请人:索尼株式会社