专利名称：周期讯号产生电路、电源转换系统以及使用该电路的方法
技术领域：
本发明涉及一种以展频方式来降低周期讯号所产生的电磁干扰的周期讯号产生电路。
背景技术：
—般电子装置皆需要电源转换电路以将所接收的电源转换成合适的电源以提供电子装置使用，而实现上述电源转换方式的电源转换电路可以是交换式电压转换电路(switching regulator)。有的交换式电压转换电路需要一周期讯号产生器，产生一固定频率的周期讯号，来切换一功率开关，而导致了功率开关容易产生电磁干扰(Electromagnetic Interference, EMI)，会影响与交换式电压转换电路有连接的电路元件的运作。因此，降低交换式电压转换电路所产生的电磁干扰便成为许多设计电源管理的设计者亦须考虑的地方。 在现有技术中，许多电源管理的设计者有利用周期性改变周期讯号产生器内部的充放电电流值，使得周期讯号产生器的频率达到展频的目的；或者，周期性的改变周期讯号产生器中的电容，亦同样也可以达到展频的目的，而降低周期讯号所产生的电磁干扰。
发明内容
本发明提供一种具有展频以降低电磁干扰的周期讯号产生电路。该周期讯号产生电路包含一主延迟电路以及一可变延迟电路。该主延迟电路接收一回授周期讯号，经历一第一延迟时间后，以输出一输出周期讯号。该可变延迟电路接收该输出周期讯号，根据一第二延迟时间以及该输出周期讯号，更新该回授周期讯号。其中该第二延迟时间是周期性地变化，且该第二延迟时间小于该第一延迟时间。 本发明还提供一种具展频以降低电磁干扰的周期讯号产生电路。该周期讯号产生电路包含一主延迟电路以及一可变延迟电路。其中该主延迟电路的输出连接至该可变延迟电路的输入，该可变延迟电路的输出连接该主延迟电路的输出，构成一讯号回路，以产生一输出周期讯号。其中该主延迟电路的输入到输出的讯号传递需要一第一延迟时间，该可变延迟电路的输入到输出的讯号传递需要一第二延迟时间。其中该第二延迟时间是周期性地变化，且该第二延迟时间小于该第一延迟时间。 本发明还提供一种具有展频以降低电磁干扰来产生一输出周期讯号的方法。该方法包含提供一讯号回路，以产生该输出周期讯号，以及周期性地改变该第二延迟时间，以改变该输出周期讯号的频率。其中该讯号回路由一第一传递路径以及一第二传递路径所构成；该第一传递路径的讯号传递需要一第一延迟时间；该第二传递路径的讯号传递需要一第二延迟时间；该第一延迟时间大于该第二延迟时间。
图1为根据本发明的一第一实施例的具展频以降低电磁干扰的周期讯号产生电
图2为根据本发明的-一第二实施例的具展频以降低电磁3
路的示意图。图3为说明利用本发明的周期讯号产生电路的交换式电压
附图符号说明100、200、3111周期讯号产生电路110主延迟电路111周期电压控制电路1111充电电路1112放电电路120、220可变延迟电路121延迟时间决定电路122通过/保留装置1211、221主计数器1212次计数器222次可变延迟电路2221讯号延迟电路300交换式电压转换电路310电源管理系统311工作周期调整器IS" IS2、 IS3、 IS4定电流源is5数字/模拟转换器Iref、 Ii、 Iv电流SW!、SW2、SW3、SW4、SWs开关Op02、03、04输出端INp IN2、 IN3输入端EN启动端VH、VL、Vx、VD、VKEF、VraTY电压vIN、v0UT、vss电源CP!、CP2、CP3、CP4比较器N丄、N2计数值osc震荡器CLK0、CLKFB、CLKS周期讯号锯齿波讯号T。i 、 TD2延迟时间Cx、 CD、 Ci电容电感D工二极管INV反相器
SEN 启动讯号
SPWM 开关控制讯号
具体实施例方式
请参考图1以及图2。图1以及图2分别为根据本发明的一第一实施例以及第二 实施例的具展频以降低电磁干扰的周期讯号产生电路100以及200的示意图。如图1所 示，周期讯号产生电路100包含主延迟电路110以及可变延迟电路120。如图2所示，周期 讯号产生电路200包含主延迟电路110以及可变延迟电路220。以下将先以图l为例，解释 其基本原理，而图2的基本原理可以类推，不再重述。 延迟电路110用来根据回授周期讯号CLK^，经历延迟时间TM后，产生输出周期讯 号CLK。。换句话说，主延迟电路110接收回授周期讯号CLK^之后到据以反应产生对应的输 出周期讯号CLK。间(讯号传递，signalpropagation)，存在有延迟时间TD1。
可变延迟电路120接收输出周期讯号CLK。之后到据以反应产生对应的回授周期 讯号CLKFB间(讯号传递)，存在有延迟时间TD2。而延迟时间TD2为周期性地变化，且延迟 时间TD2会小于延迟时间TD1。于可变延迟电路120中，周期性地调整延迟时间TD2。如此回 授周期讯号CLK^被延迟后，再回授给主延迟电路110。换句话说，从主延迟电路IIO的输 出端，经由可变延迟电路120的输入端、可变延迟电路120的输出端，到主延迟电路110的 输入端，可构成一讯号回路(signal loop)。在主延迟电路110的输入端到主延迟电路110 的输出端的间，可以视为有一第一传递路径；在可变延迟电路120的输入端到可变延迟电 路120的输出端的间，可以视为有一第二传递路径；第一传递路径与第二传递路径形成前 述的讯号回路。第一传递路径中讯号传递的延迟时间为V ;第二传递路径中讯号传递的延 迟时间为T股。作为一周期讯号产生电路，讯号回路的回路增益(loop gain)要等于-l。
周期讯号产生电路100的周期讯号CLK。与CLKpB，其信号周期约等于(TD1+TD2)，或 约等于TD1外加上扰动的微小值TD2。因为TD2被周期性的改变，所以周期讯号CLK。与CLKFB 频率上亦将产生周期性地扰动，进而使得所产生的电磁干扰功率将不再只是集中于单一个 中心频率，而是以中心频率附近的频率范围内，平均地分布。如此本发明的第一实施例的周 期讯号产生电路便能产生出具有降低电磁干扰的输出周期讯号。 请继续参考图1。主延迟电路110包含二输出端以及02、一输入端INp —比较 器CP"以及一周期电压控制电路111。如果主延迟电路110的输入端IK直接与输出端 连接，则形成传统的三角波产生器，周期性地切换一充电电路1111或一放电电路1112，来 对周期电容Cx充/放电，以于输出端02产生锯齿波讯号CLKSAW。因此，主延迟电路110与已 知三角波产生器不一样的是输入端IK没有与输出端直接连接，而是通过可变延迟电路 120间接连接，因此主延迟电路110内的操作原理不再赘述。 请继续参考图1。可变延迟电路120包含一延迟时间决定电路121以及一通过/ 保留装置122。延迟时间决定电路121用来根据所接收输出周期讯号CLK。的次数，决定延 迟时间TD2的大小。并且，延迟时间决定电路121于延迟时间T^之后，送出一讯号给通过 /保留装置122，通过/保留装置122才将所接收的输出周期讯号CLK。更新回授周期讯号 CLK^或是输出作为回授周期讯号CLK『在延迟时间T^之内，通过/保留装置122并不会 根据所接收的输出周期讯号CLK。来更新回授周期讯号CLKFB。换句话说，在延迟时间TD2之内，通过/保留装置122会阻止回授周期讯号CLKFB被更新。 延迟时间决定电路121包含一主计数器1211、一次计数器1212—震荡器0SC以及 一比较器CP2。通过/保留装置122包含一启动端EN、一输入端IN3以及一输出端04，可由 一D型触发器(D latch)来实现。 主计数器1211接收输出周期讯号CLK。，并计算所接收的输出周期讯号CLK。所经 过的周期数，以产生一计数值K。而计数值^经由比较器CP2的该输入端1所接收。主计 数器1211可为一可自动重置计数器，当计数值&达到一上限值&时，主计数器1211可重 置计数值K (如将计数值K重置为零)，以重新计数。稍后将说明延迟时间TD2的大小如何 大约正比于计数值^的大小。如此，由于主计数器1211所具有的可自动重置的特性，可使 得延迟时间TD2能够具有周期性地变化。 震荡器OSC包含二电流源IS3以及I&、奇数个(三个)反相器。电流源IS3以及 IS4分别用来提供电流IJ合震荡器中的反相器，可决定震荡器0SC的信号周期时间。如图1 所示，震荡器OSC可为一环震荡器，而震荡器OSC可产生一参考周期讯号CLKS。另外，参考 周期讯号CLKS的周期不大于延迟时间TD2。 次计数器1212电性连接于震荡器OSC、延迟时间决定电路120的输入端IN2、比较 器CP2的该输入端2以及比较器CP2的该输出端0。当次计数器1212接收到输出周期讯号 CLK。时，次计数器1212才开始对参考周期讯号CLKS计数，以产生一计数值N2。而计数值N2 经由比较器CP2的该输入端2所接收。 当计数值K以及N2达到一预设条件时，比较器CP2会经由其输出端0，输出一启动 讯号SEN。举例来说，当计数值K等于N2时，则比较器CP2会输出启动讯号SEN至次计数器 1212以及通过/保留装置122。 当次计数器1212接收到启动讯号SEN时，次计数器1212会将计数值N2重置(如 将计数值N2重置为零)，准备重新计数。 当通过/保留装置122未接收到启动讯号SEN时，通过/保留装置122根据先前所 接收的输出周期讯号CLK。，维持其输出端0的讯号(意即回授周期讯号CLKFB不会被更新)。 反之，当通过/保留装置122接收到启动讯号SEN时，通过/保留装置122根据当下所接收 的输出周期讯号CLK。，直接于其输出端0输出当下所接收的瑜出周期讯号CLK。以作为回授 周期讯号CLKFB(意即回授周期讯号CLKFB被更新)。 启动讯号S，会在N2等于&时送出，而当次计数器1212于数算到&个参考周期 讯号CLKS，才会使N2等于Nlt)所以，延迟时间TD2就会等于参考周期讯号CLKS的周期时间乘 以N"而^可随着输出周期讯号CLK。的次数而改变。 因此，通过本发明的第一实施例的可变延迟电路120，周期性地变化讯号传递的延 迟时间(TJ，来实现对输出周期讯号CLK。展频的效果，进而降低电磁干扰。同样地，锯齿波 讯号CLK，，亦能通过本发明的第一实施例的可变延迟电路120，而具有展频的效果，进而能 降低电磁干扰。 请继续参考图2。可变延迟电路220包含一主计数器221以及次可变延迟电路 222。 图2中的主计数器221与图1中的主计数器1211内部结构可以一样或是类似，故 不再重述。主计数器221输出计数值N"其决定了可调电流源IS5的电流Iv，譬如说，计数值N「表示电流Iv的减少量(Iv = 1。-NJ》。电流Iv决定了讯号延迟电路2221中的讯号 延迟时间。所以，可变延迟电路220的延迟时间TD2的大小大约正比于计数值&的大小。
次可变延迟电路222包含一数字/模拟转换器(Analog/DigitalConverter，ADC) IS5以及一讯号延迟电路2221。 可调电流源IS5可以视为一数字/模拟转换器IS5，转换计数值K为对应大小的模 拟电流Iv(模拟讯号)。 讯号延迟电路2221包含一反相器INV、二开关SW3以及SWp—延迟电容CD以及一 比较器CP3。 延迟电容CD上的延迟电压VD是由开关SW3、 SW4导通的时间与电流所决定。可调 电流源IS5可通过开关SW3，利用所提供的电流Iv，对延迟电容CD充电，以提升延迟电压VD。 当可调电流源IS5所提供的电流Iv越大，延迟电容CD被充电的速度越快，意即延迟电压VD 上升的速度越快，而比较器CP3的输出就越快转态；反之亦然。比较器CP3的输出便作为回 授周期讯号CLKFB。所以，高电平的输出周期讯号CLK。传递到回授周期讯号CLKFB的讯号传 递时间，跟电流Iv相关，大约正比于计数值&的大小；而低电平的输出周期讯号CLK。传递 到回授周期讯号CLKFB的讯号传递时间，跟电流Iv无关，大约是一定值。而计数值K会周期 性的改变。 因此，通过本发明的第二实施例的可变延迟电路220，周期性地变化讯号传递的延 迟时间(TD2)，来实现对输出周期讯号CLK。与锯齿波讯号CLK，展频的效果，进而降低电磁 干扰。 请参考图3。图3为说明利用本发明的周期讯号产生电路的交换式电压转换电路 300的示意图。如图所示，交换式电压转换电路300包含一电源管理系统310、一电感k、 一二极管D工及一电容Q。交换式电压转换电路300是将一输入电源VIN转换成一输出电源 V。UT。于图3中，交换式电压转换电路300为一升压电路(voltage booster)。
电源管理系统310包含一功率开关(power switch) SW5以及一工作周期调整器 311。于此实施例中，功率开关SWs可为一N通道金属氧化物半导体晶体管。工作周期调整 器311包含周期讯号产生电路3111以及一比较器CP4。 周期讯号产生电路3111可由本发明的周期讯号产生电路100或200来实现，以产 生一由展频方式来降低电磁干扰的锯齿波讯号CLKSAW。 交换式电压转换电路300的升压原理非为本发明的重点且为本领域的技术人员 所熟知，于此不再赘述。 然而，本发明的实施例所提供的电源管理系统以及周期讯号产生电路，可应用 于各式交换式电压转换电路，如降压电路(voltage bulk circuit)、或升/降两用电路 (voltage bulk/boost circuit)，并不限定于本发明所举例的电路。本发明也可应用于任 何用以产生周期讯号的装置，用数字延迟的方式，将输出周期讯号展频，以降低电磁干扰。
综上所述，通过本发明所提供的周期讯号产生电路，可周期性地变化讯号传递的 延迟时间，来实现对输出周期讯号展频的效果，进而降低电磁干扰，而使得利用本发明所提 供的周期讯号产生电路的电压转换电路，不会有电磁干扰的问题，进而提供使用者更大的 便利性。 以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
一种具有展频以降低电磁干扰的周期讯号产生电路，包含一主延迟电路，用来接收一回授周期讯号，经历一第一延迟时间后，以输出一输出周期讯号；以及一可变延迟电路，接收该输出周期讯号，根据一第二延迟时间以及该输出周期讯号，更新该回授周期讯号；其中该第二延迟时间是周期性地变化，且该第二延迟时间小于该第一延迟时间。
2. 如权利要求1所述的周期讯号产生电路，其中该可变延迟电路包含一延迟时间决定电路，用来接收该输出周期讯号，以决定该第二延迟时间；以及一通过/保留装置，受控于该延迟时间决定电路，于接收该输出周期讯号的该第二延迟时间后，该通过/保留装置依据该输出周期讯号，更新该回授周期讯号；于接收该输出周期讯号后的该第二延迟时间内，该通过/保留装置阻止更新该回授周期讯号。
3. 如权利要求2所述的周期讯号产生电路，其中该延迟时间决定电路包含一主计数器，用来计算该输出周期讯号产生的次数，据以产生一第一计数值；其中该第二延迟时间大约正比于该第一计数值。
4. 如权利要求2所述的周期讯号产生电路，其中该延迟时间决定电路，还包含一震荡器，用来产生一参考周期讯号；一次计数器，于接收一当下输出周期讯号后，用来计算该参考周期讯号产生的次数，以据以产生一第二计数值；以及一比较器，用来接收该第一计数值以及该第二计数值，当该第一计数值与该第二计数值符合一预设条件时，该比较器控制该通过/保留装置，依据该输出周期讯号，更新该数字回授讯号。
5. 如权利要求4所述的周期讯号产生电路，其中该震荡器为一环震荡器。
6. 如权利要求4所述的周期讯号产生电路，其中该通过/保留装置可为一D型触发器。
7. 如权利要求1所述的周期讯号产生电路，其中该可变延迟电路，包含一主计数器，用来计算该输出周期讯号产生的次数，据以产生一计数值；一次可变延迟电路，包含一数字/模拟转换器，将该计数值转化为一模拟信号；以及一讯号延迟电路，接收该输出周期讯号与该模拟信号，以根据该模拟讯号决定该第二延迟时间，来更新该回授周期讯号。
8. 如权利要求1所述的周期讯号产生电路，其中该主延迟电路具有一输出端，可输出一锯齿波讯号。
9. 一种具有展频以降低电磁干扰的周期讯号产生电路，包含一主延迟电路；以及一可变延迟电路；其中该主延迟电路的输出连接至该可变延迟电路的输入，该可变延迟电路的输出连接该主延迟电路的输出，构成一讯号回路，以产生一输出周期讯号；其中该主延迟电路的输入到输出的讯号传递需要一第一延迟时间，该可变延迟电路的输入到输出的讯号传递需要一第二延迟时间；其中该第二延迟时间是周期性地变化，且该第二延迟时间小于该第一延迟时间。
10. 如权利要求9所述的周期讯号产生电路，其中该可变延迟电路包含有一计数器，用以计算该输出周期讯号产生的次数，并产生一计数值，且该第二延迟时间大约正比于该计数值。
11. 如权利要求9所述的周期讯号产生电路，其中该主延迟电路具有一输出端，可输出一锯齿波讯号。
12. —种具有展频以降低电磁干扰的电源转换系统，包含一功率开关，电性连接至一电源；一工作周期调整器，用来产生一具有可调整工作周期责任比的开关控制讯号，以控制该功率开关，该工作周期调整器包含如权利要求11所述的周期讯号产生电路；以及一比较器，用来比较一责任电压及该周期讯号产生电路产生的锯齿波讯号，以产生该开关控制讯号。
13. —种具有展频以降低电磁干扰来产生一输出周期讯号的方法，该方法包含提供一讯号回路，以产生该输出周期讯号；其中该讯号回路由一第一传递路径以及一第二传递路径所构成；该第一传递路径的讯号传递需要一第一延迟时间；该第二传递路径的讯号传递需要一第二延迟时间；该第一延迟时间大于该第二延迟时间；以及周期性地改变该第二延迟时间，以改变该输出周期讯号的频率。
14. 如权利要求13所述的方法，还包含计算该输出周期讯号的产生次数，据以改变该第二延迟时间。
15. 如权利要求14所述的方法，还包含提供一参考周期讯号，该参考周期讯号的周期不大于该第二延迟时间；以及当接收该输出周期讯号后，比较该参考周期讯号的产生次数与该输出周期讯号的产生次数。
16. 如权利要求14所述的方法，还包含将该输出周期讯号的产生次数，转换为一模拟信号，以控制该第二延迟时间。
全文摘要
本发明提供一种周期讯号产生电路、电源转换系统以及使用该电路的方法。该周期讯号产生电路包含一主延迟电路以及一可变延迟电路。该主延迟电路接收一回授周期讯号，经历一第一延迟时间后，以输出一输出周期讯号。该可变延迟电路接收该输出周期讯号，根据一第二延迟时间以及该输出周期讯号，更新该回授周期讯号。该第二延迟时间是周期性地变化，且该第二延迟时间小于该第一延迟时间。
文档编号H02M3/155GK101728939SQ200810170320
公开日2010年6月9日 申请日期2008年10月16日 优先权日2008年10月16日
发明者叶文中 申请人:通嘉科技股份有限公司