控制直流-直流变换器的方法和电路的利记博彩app

专利名称：控制直流-直流变换器的方法和电路的利记博彩app
技术领域：
本发明一般涉及DC-DC (直流一直流)变换器，尤其涉及控制DC-DC 变换器的方法和电路。
背景技术：
目前，便携式电子设备得到广泛应用。电子设备上装有作为驱动电源 的电池。电子设备的使用和放电减小了电池的输出电压。因此，在电子设 备中部署了用于把电池电压变换成恒定电压的直流电压变换电路(DC-DC 变换器)。当DC-DC变换器的负载波动时，输出电压必须根据这些波动 进行控制。并且要求加快这种响应的速度。在现有技术中，便携式电子设备中使用的紧凑开关型DC-DC变换器 (开关稳压器)具有令人满意的变换效率。开关稳压器是一个脉宽调制 (PWM)稳压器，其交替地导通主开关晶体管和同步晶体管。当主开关晶 体管导通时，能量从开关稳压器的输入端提供到输出端。当主开关晶体管 截止时，释放电感器中积累的能量。根据输出电压或输出电流，通过控制 驱动主开关晶体管的脉冲信号的脉宽，可以使输出电压基本保持不变。当负载很小时，当主开关晶体管处于截止时(即同步晶体管导通 时)，电流经过同步晶体管从负载流向大地。这会造成能量损失。为了防 止这种能量损失，在现有技术中提出了以下方法。日本专利特许公开号2006-166667描述了将整流二极管(飞轮)与同 步晶体管并联，并根据负载截止同步晶体管的二极管整流方法。日本专利 特许公开号2002-281743描述了用于检测电流的反向流动和截止同步晶体 管的DC-DC变换器。日本专利特许公开号2002-354787描述了用于估计流 经线圈的电流和根据估计电流截止同步晶体管的DC-DC变换器
发明内容
本发明的一个方面是从输入电压产生输出电压的DC-DC变换器。该DC-DC变换器包含用于接收输入电压的第一晶体管。第二晶体管与第一晶 体管相连。扼流线圈包含与第一和第二晶体管之间的连接点进行连接的第 一端以及将输出电压输出的第二端。误差放大电路将输出电压与第一参考 电压进行比较并产生一个误差信号。脉冲信号产生电路产生与误差信号一 致的第一脉冲信号。比较电路将误差信号与第二参考电压进行比较并产生 一个比较结果信号。比较结果信号处于第一种逻辑状态或第二种逻辑状 态。驱动信号产生电路接收比较结果信号并产生一个恒定电平信号或第二 脉冲信号。当接收的比较结果信号处于第一种逻辑状态时，驱动信号产生 电路产生恒定电平信号，当接收的比较结果信号处于第二种逻辑状态时， 驱动信号产生电路产生第二脉冲信号。输出电路接收第一脉冲信号，以及 恒定电平信号或第二脉冲信号，并且产生第一和第二驱动信号以分别驱动 第一和第二晶体管。当接收到恒定电平信号时，输出电路依照第一脉冲产 生第二驱动信号，当接收到第二脉冲信号时，输出电路用第一和第二脉冲 信号产生第二驱动信号。本发明的又一个方面是从输入电压产生输出电压的DC-DC变换器的 控制方法。该DC-DC变换器包含用于接收输入电压的第一晶体管，与第 一晶体管相连的第二晶体管，以及与第一和第二晶体管之间的连接节点相 连的扼流线圈。该方法包含通过将输出电压与第一参考电压进行比较产生 误差信号，根据误差信号产生第一脉冲信号，通过比较误差信号和第二参 考电压产生比较结果信号，当比较结果信号处于第一种逻辑状态时，产生 恒定电平信号，当比较结果信号处于第二种逻辑状态时，产生第二脉冲信 号，接收第一脉冲信号并接收恒定电平信号或第二脉冲信号，并产生第一 和第二驱动信号以分别驱动第一和第二晶体管。产生第一和第二驱动信号 的步骤包含当比较结果信号处于第一种逻辑状态时，根据第一脉冲信号 产生第二驱动信号，当比较结果信号处于第二种逻辑状态时，根据第一和 第二脉冲信号产生第二驱动信号。在以下说明中结合附图，通过实例方式阐述本发明的原理，从而本发
明的其他方面和优点是显而易见的。


通过参考优选实施例的说明以及附图，可以更好的理解本发明及其目 的和优点。在附图中图1是传统的DC-DC变换器的示意性工作波形图；图2是根据本发明第一实施例的DC-DC变换器的电路原理框图；图3A是描述处于第一种状态的图2 DC-DC变换器工作的示意性波形图；图3B是描述处于第二种状态的图2 DC-DC变换器工作的示意性波形图；图4是图2 DC-DC变换器的示意性工作波形图；图5是根据本发明第二实施例的DC-DC变换器的电路原理框图；和图6是图5 DC-DC变换器的示意性工作波形图。
具体实施方式
参考图1 ，上述每个文献描述的DC-DC变换器中，当输出电流lout由 于负载的改变而突然减小时，需要一定时间输出电压Vo才稳定在所需电 压(箭头A表示的电平)。如上所述，如果主开关晶体管导通时同步晶体 管未被截止(即允许电流反向流动)，那么输出电压Vo在很短的时间内 稳定。然而，大于或等于规定值的大电流ILX反向流过线圈。本发明提供了一种DC-DC变换器和控制这种DC-DC变换器的方法， 当负载很小时，其减小了反向电流并加快了输出电压的响应速度。本发明 还提供了 DC-DC变换器和控制这种DC-DC变换器的方法，其防止了正常 状态下电流的反向流动，并且当负载很小时，在减小电流反向流动的同时 提高了输出电压的响应速度。附图中，相同的附图标记表示相同的元件。现在，参考图2至图4说明本发明第一实施例的DC-DC变换器10。 图2是DC-DC变换器10的电路原理框图。DC-DC变换器10通过减
小输入电压VDD产生输出电压Vo。DC-DC变换器IO是电流控制型DC-DC变换器，包含控制电路11， 扼流线圈Ll，平滑电容器Cl，吸收电路12。 DC-DC变换器IO用于通过 实施电流模式工作，稳定输出电压Vo。在电流模式工作中，误差放大器 放大参考电压和输出电压Vo之间的差别并产生放大的电压。进一步的， 电流比较器将放大的电压和与流经扼流线圈U的电流成正比的电压进行 比较。通过根据电流比较器的输出控制扼流线圈Ll的峰值电流，DC-DC 变换器稳定输出电压Vo。扼流线圈Ll具有连接到控制电路11输出端的第一端和连接到作为负 载的半导体集成电路设备(未示出)的第二端。控制电路11经由扼流线 圈Ll向负载提供输出电压Vo。连接到扼流线圈Ll的第二端的平滑电容 器Cl对输出电压Vo进行平滑。输出电压Vo作为反馈信号FB提供给控 制电路ll。吸收电路12与扼流线圈Ll并联。当第一晶体管Tl和第二晶体管T2 都截止时，具有串联的电阻器和电容器的吸收电路12抑制谐振。也就是 说，吸收电路12减少DC-DC变换器IO输出中的振铃。反馈信号FB提供给控制电路11中的电阻器Rl的第一端。电阻器Rl 的第二端连接到电阻器R2的第一端。电阻器R2的第二端连接到地。电阻 器Rl和R2形成分压电路。分压电路通过用电阻器Rl和R2分配反馈信 号FB的电压或输出电压Vo，产生分压V1。把分压VI提供给作为误差放 大电路的误差放大器21的反相输入端。从参考电源el把参考电压Vrl提 供给误差放大器21的同相输入端。误差放大器21放大分压(该分压与输 出电压Vo成比例)和参考电压Vrl之间的差，并产生误差信号Sl。然 后，误差放大器21把误差信号SI提供给脉冲信号产生电路31中的电流 比较器22。电流比较器22包含用于从误差放大器21接收误差信号SI的反相输 入端和用于接收电流检测电路23的输出信号(电流检测信号)S8的同相 输入端。电流比较器22将误差信号SI和输出信号S8相比较，产生表示 比较结果的信号(电流比较信号)S2。信号S2提供给脉冲信号产生电路31中的触发电路(FF电路)24。FF电路24是一个RS触发电路，包含用于接收信号S2的置位端S， 用于接收由脉冲信号发生电路31中的振荡器(OSC) 25产生的时钟信号 CK的复位端R和输出端Q。振荡器25产生具有预定频率的时钟信号 CK。将时钟信号CK具有H电平的时段设置为将FF电路24的输出信号 复位所需的时间。振荡器25还产生具有预定占空比(如50。％)，与时钟 信号CK同步的同步控制信号SYC (如图3所示)。当提供给置位端S2的信号S2为H电平时，FF电路24把信号S3提 高到H电平。当提供给复位端R的时钟信号CK为H电平时，FF电路24 把信号S3降低到L电平。从FF电路24的输出端Q输出的信号S3提供给 输出电路32中的第一驱动器电路26和第二驱动器电路27。从误差放大器21输出的误差信号Sl提供给作为比较电路的比较器 28。比较器28包含用于接收误差信号Sl的反相输入端和用于从参考电源 e2接收参考电压Vr2的同相输入端。根据输出电压Vo或者随负载变化的 误差信号Sl设定参考电压Vr2。如图4所示，当输出电流，即提供给负载的电流Iout突然增加时，输 出电压Vo即刻减小。相反，当负载电流lout突然减小并转到低负载状态 时，输出电压Vo即刻升高。控制电路11让第一和第二晶体管T1和T2导 通或截止，从而分压Vl与第一参考电压Vrl彼此一致。当输出电压Vo为 稳定输出范围的中间值时，误差信号Sl稳定在信号Sl输出范围的中间 值。当输出电压Vo减小时，误差信号S1升高，当输出电压Vo增大时， 误差信号Sl降低。相应的，第二参考电压Vr2设定为低于当输出电压Vo 稳定时(电平对应于输出电压Vo的稳定输出范围的最大值)信号Sl输出 范围的最小值，从而可以检测到误差信号Sl的减小，即负载的突然减 小。优选地，第二参考电压Vr2设定为0.1V (伏特)。当误差信号Sl的电压低于参考电压Vr2时，比较器28产生H电平的 检测信号S4。进一步的，当误差信号Sl的电压高于参考电压Vr2时，比 较器28产生L电平的检测信号S4。基于检测信号S4、同步控制信号SYC和控制使能信号ENB，作为驱 动信号产生电路的NAND电路29产生驱动控制信号S5。控制使能信号 ENB是指示是否执行反向电流控制的信号(后文将会描述)。当检测信号 S4和控制使能信号ENB为H电平时，NAND电路29产生的驱动控制信 号S5具有同步控制信号SYC的反向逻辑。进一步的，当检测信号S4和 控制使能信号ENB至少有一个为L电平时，NAND电路29产生H电平的 驱动控制信号S5。第一驱动器电路26是一个OR电路。第一驱动器电路26计算FF电路 24的输出信号S3和第二驱动器电路27输出的第二驱动信号DL的逻辑 和。然后，第一驱动器电路26将表示计算结果的第一驱动信号DH提供给 作为主开关晶体管的第一晶体管Tl。第二驱动器电路27是一个AND电 路。第二驱动器电路27执行FF电路24的输出信号S3，第一驱动器电路 26输出的第一驱动信号DH，和驱动控制信号S5的逻辑AND运算。然 后，第二驱动器电路27提供表示计算结果的第二驱动信号DL，传送到作 为同步晶体管的第二晶体管T2。第一实施例中的第一晶体管Tl是P沟道MOS晶体管。第一晶体管 Tl包含用于接收第一驱动信号DH的栅极(控制端)，用于接收输入电压 VDD的源极和一个漏极。第一实施例中的第二晶体管T2是N沟道MOS 晶体管。第二晶体管T2包含用于接收第二驱动信号DL的栅极(控制 端)，连接到第一晶体管Tl漏极的漏极以及连接到地的源极。当第一驱 动信号DH为L电平时，导通第一晶体管T1，当第一驱动信号DH为H电 平时，截止第一晶体管T1。当第二驱动信号DL为L电平时，导通第二晶 体管T2，当第二驱动信号DL为H电平时，导通第二晶体管T2。第一晶体管Tl和第二晶体管T2之间的连接节点(节点Nl)经由扼 流线圈Ll连接到DC-DC变换器10的输出端。节点Nl还连接到电流检测 电路23。根据节点Nl处的电位，电流检测电路23检测流经扼流线圈Ll 的电流并产生信号S8，信号S8的电压与检测电流成正比。现在讨论DC-DC变换器10的工作情况。首先，描述第一种状态(Sl>Vr2)下DC-DC变换器10的工作状况。 当误差信号Sl的电压高于第二参考电压Vrl时，比较器28产生L电平的
检测信号S4， NAND电路29产生H电平的驱动控制信号S5。.控制使能信 号ENB为H电平。假设控制电路11产生L电平的第一驱动信号DH和L电平的第二驱 动信号DL，第一晶体管Tl由L电平的第一驱动信号DH导通。进一步 的，第二晶体管T2由L电平的第二驱动信号DL截止。当第一晶体管T1导通时，流经扼流线圈Ll的电流增加了，电流检测 电路23的输出电压增加了。当电流检测电路23的输出信号S8高于误差 信号S1时，把H电平的信号S2提供给FF电路24的置位端S。因此，FF 电路24的输出信号S3升高到H电平。相应的，第一驱动器电路26中产 生的H电平第一驱动信号DH让第一晶体管Tl截止。而且，第二驱动器 电路27产生H电平的第二驱动信号DL以响应H电平的第一驱动信号 DH，并且第二驱动信号DL将第二晶体管T2导通。这会释放存储在扼流 线圈L1中的能量。接着，FF电路24把信号S3减小到L电平以响应振荡器25输出的H 电平的时钟信号CK。第二驱动器电路27产生L电平的第二驱动信号DL 以响应L电平的信号S3。 L电平的第二驱动信号DL让第二晶体管T2截 止。然后，第一驱动器电路26产生L电平的第一驱动信号DH以响应L 电平的第二驱动信号DL。第一驱动信号DH让第一晶体管Tl导通。在这种方式下，第一晶体管T1截止后，第二晶体管T2导通，并且第 二晶体管T2截止后，第一晶体管T1导通。g卩，如图3A所示，根据信号 S3，第一驱动器电路26和第二驱动器电路27分别产生第一驱动信号DH 和第二驱动信号DL，从而第一晶体管Tl和第二晶体管T2不会同时导 通。换言之，第一晶体管T1和第二晶体管T2以互补的方式导通和截止。当在这种运行过程中输出电压Vo减小，并且误差放大器21的输出电 压升高，那么电流比较器22的输出信号S2从L电平转换到H电平所需的 时间延长了。从而第一晶体管Tl的导通时间延长了。另一方面，当输出 电压Vo增大，并且误差放大器21的输出电压减小，那么电流比较器22 的输出信号S2从L电平转换到H电平所需的时间縮短了。从而第一晶体 管Tl的导通时间縮短了。相应的，根据来自振荡器25的时钟信号CK，
在预定周期导通第一晶体管Tl，并且以根据输出电流IL (即输出电压Vo)的定时让第一晶体管T1截止。第一晶体管T1的截止定时根据输出电 压Vo的幅度而变化，并且输出电压Vo保持在常数。现在描述第二种状态(SKVr2)中的DC-DC变换器10的工作情况。如图4所示，当负载电流Ioiit突然减小时，输出电压Vo突然升高。 从而，误差信号Sl的电压变得低于第二参考电压Vr2，并且比较器28产 生H电平的检测信号S4。控制使能信号ENB为H电平。在这第二种状态 下，NAND电路29产生的驱动控制信号S5具有与同步控制信号SYC相 反的逻辑状态(如图3B所示)。因此，在预定周期内第二驱动器电路27 把第二驱动信号DL升高到H电平以响应驱动控制信号S5的脉冲。也就 是说，在预定时段期间第二驱动信号DL升高到H电平(晶体管T2导 通)，即使在该时段期间第一驱动信号DH为H电平(晶体管Tl截 止)，如图3B所示。当第二驱动信号DL为H电平时，第二晶体管T2导 通。因此有反向电流流经扼流线圈L1。相应的，本发明DC-DC变换器10 的输出电压Vo (由图4中的双划线表示)在比传统DC-DC变换器的输出 电压(由图4中的单划线表示)较短的时间内稳定在所需电平A，从而通 过让第二晶体管T2截止，防止了电流的反向流动。根据驱动控制信号S5，即同步控制信号SYC的占空比确定第二驱动 信号DL处在H电平的时段。因此第二种状态下第二晶体管T2的导通时 间比第一种状态(图3A)短。如图4所示，流经扼流线圈L1的电流IL的 反向电流流动比传统电流IL1的反向电流流动小，并且不会超过规定值。第一实施例的DC-DC变换器10具有下述优点。通过将第二参考电压Vr2与误差信号Sl相比较，比较器28检测到负 载(电流IL)的突然减小。基于比较器28的检测信号S4， NAND电路29 在第一状态(Sl〉Vr2)下产生恒定电平(H电平)的驱动控制信号S5。 进一步的，NAND电路29在第二状态(SKVr2)下产生具有预定脉宽的 驱动控制信号S5。第一状态中，第二驱动器电路27产生与FF电路24的 输出信号S3 (第一驱动信号DH)同相的第二驱动信号DL。因此以互补 的方式驱动第一晶体管Tl和第二晶体管T2。当驱动控制信号S5是脉冲
形状或者处于第二状态时，第二驱动器电路27产生第二驱动信号DL，从而第二晶体管T2的导通时间比第一状态中要短。换句话说，第二状态 中，第二驱动器电路27减少第二晶体管T2的占空比，但是保持占空比在 零值以上。在这种方式下，产生作为输出电压Vo的分压VI和第一参考电压的比 较结果的误差信号Sl。从误差信号Sl检测负载的状态。在第一种状态 下，第一晶体管T1和第二晶体管T2以互补的方式导通和截止。也就是说 第一种状态下，有反向电流流过第二晶体管T2。相应的，第一种状态下， 在很短的时间内稳定输出电压。第二种状态下，第二晶体管T2的导通时 间比第一种状态中要短。也就是说，电流的反向流动受到限制。从而防止 了电流的反向流动超过规定值，并加快了输出电压的响应速度。现在参考图5和图6描述本发明第二实施例的DC-DC变换器40。为 了防止冗余，与第一实施例对应的部件的具有相似或相同的标号。这些部 件的描述从略。图5是第二实施例DC-DC变换器40的电路原理框图。DC-DC变换器 40是电流控制型DC-DC变换器，包含控制电路41，扼流线圈Ll和吸收 电路12。作为控制电路41的同步晶体管的第二晶体管T2的两个端连接到作为 反向电流检测电路的比较器。具体的，比较器51的反相输入端连接到第 二晶体管T2的漏极，比较器51的同相输入端连接到第二晶体管T2的源 极。基于第二晶体管T2源极和漏极的电位，比较器51检测流经扼流线圈 Ll的电流并根据检测结果产生H电平或L电平的检测信号(反向电流检 测信号)Sll。在第二实施例中，当电流从地流至输出端(负载)时，比 较器51产生H电平的检测信号Sll,当电流从输出端流至地时，产生L 电平的检测信号Sll。从比较器51输出的检测信号Sll输入到作为反向电流控制电路的逻 辑电路52。从比较器28输出的检测信号S4也提供给逻辑电路52。逻辑 电路52执行检测信号Sll的反相电平和检测信号S4的反相电平的逻辑 AND运算，从而产生与运算结果反相的电平的驱动控制信号(反向电流控
制信号)S12。例如，逻辑电路52由以下电路构成接收检测信号S4的第一反相电路，接收检测信号Sll的第二反相电路，连接到第一反相电路 和第二反相电路的输出端的AND电路，以及连接到AND电路的输出端的 反相电路。第二实施例的输出电路61包含第一驱动器电路26，第二驱动电路 53，和AND电路27 (第一实施例中的第二驱动器电路)。AND电路27 的输出信号S13提供给第二驱动器电路53。第二驱动器电路53通过将驱 动控制信号S12和AND电路27的输出信号S13合成(逻辑AND运算) 产生第二驱动信号DL。第二驱动信号DL提供给第二晶体管T2的栅极 (控制端)。当检测信号S4为L电平时，逻辑电路52产生的驱动控制信号S12具 有与检测信号Sll几乎相同的电平。进一步的，当检测信号S4为H电平 时，逻辑电路52产生H电平的驱动控制信号S12。在正常运行期间，即 负载的波动是逐渐的，比较器28产生L电平的检测信号S4。进一步的， 在第二状态(SKVr2)，比较器28产生H电平的检测信号S4。相应的， 在正常运行期间，逻辑电路52产生的驱动控制信号S12与检测信号Sl — 致或同相，并且在第二状态，产生H电平的驱动控制信号S12。当驱动控制信号S12为H电平时，第二驱动电路53产生的第二驱动 信号dl具有与信号s13几乎相同的电平。进一步的，当驱动控制信号 S12为L电平时，第二驱动器电路53产生L电平的第二驱动信号DL。向第二晶体管T2提供与比较器51的检测信号Sll相应的第二驱动信 号DL。第二晶体管T2和比较器51形成理想二极管ID。当正向电压为0 时，理想二极管ID造成电流正向流动，并由于无穷大阻抗而防止反向电 流流动。从而，获得了理想的整流特性。相应的，在第二晶体管T2中， 理想二极管ID防止电流的反向流动(电流从输出端流向大地)。而且， 由于正向没有电压降，因此当第一晶体管Tl截止时，存储在扼流线圈Ll 中的能量损失减小了。当输出电压较低时，这样防止了效率的降低。在正常运行期间，逻辑电路52通过将第二晶体管T2和比较器51作 为理想二极管操作，从而防止了反向电流。当负载很小时(第二种状
态)，逻辑电路52通过不把第二晶体管T2和比较器51作为理想二极管操作，从而允许反向电流。如上所述，在正常状态，比较器28产生L电平的检测信号S4，在第 二种状态产生H电平的检测信号S4。当检测信号S4为H电平时，NAND 电路29产生与同步控制信号SYC具有相反逻辑状态的信号S5。相应的， 在第二种状态，AND电路27在预定周期中把信号S13提高到H电平以响 应信号S5的脉冲。也就是说，AND电路27产生信号S13以相对地縮短第 二晶体管T2的导通时间。在这种状态下，当检测信号S4为H电平时，逻 辑电路52产生H电平的驱动控制信号S12。当驱动控制信号S12为H电平时，第二驱动器电路53产生的第二驱 动信号DL具有与信号S13几乎相同的电平。相应的，在第二种状态，如 图6所示，通过縮短第二晶体管T2的导通时间，同时让电流在第二晶体 管T2中反向流动，控制电路41限制了电流的反向流动。因此，与不允许电流反向流动的DC-DC变换器(如图6的IL2中控 制电流流向扼流线圈的传统DC-DC变换器)相比较，输出电压Vo更快地 稳定到所需电压。而且，通过縮短第二晶体管T2的导通时间，流过扼流 线圈Ll的电流IL比现有技术中的电流IL1具有较小的反向电流，如图4 所示，并且不会超过规定值。第二实施例的DC-DC变换器40具有下述优点。比较器51检测到从扼流线圈Ll流向低电压电源的反向电流流向第二 晶体管T2。在第一种状态下，基于比较器51的检测信号Sll和比较器28 的检测信号S4，逻辑电路52防止第二晶体管T2中的反向电流。进一步 的，当负载突然减小时，逻辑电路52允许第二晶体管T2中有反向电流。作为结果，第一种状态下不会发生电流的反向流动。因此，当第一晶 体管T1截止时，扼流线圈Ll中存储的能量损失减小了，并且当输出电压 较低时，防止了效率的降低。而且第二种状态下，允许电流反向流动，但 是这种电流的反向流动是受限的。因此，短时间内稳定了输出电压Vo， 并且防止反向电流超出规定值。本发明可以体现为许多其他具体形式而不会偏离本发明的精神和范
围，对于本领域的技术人员来说，这是显而易见的。特别的，应该认识到 本发明可以体现为以下形式。第一晶体管Tl和第二晶体管T2可以从外部与控制电路连接。 第一晶体管和第二晶体管可以是N沟道MOS晶体管。或者，第一晶 体管和第二晶体管可以是P沟道MOS晶体管。在这种情况下，第一和第 二驱动器电路26， 27 (53)的输出电平必须根据第一晶体管和第二晶体管 的导电类型进行改变。同步控制信号SYC的占空比根据稳定输出电压Vo所需的时间(响应 速度)或者反向电流的容限值进行改变。通过改变同步控制信号SYC的占 空比，调整第二晶体管T2的导通时间。这改变了输出电压Vo的响应速度 和反向电流大小。同步控制信号SYC的脉冲不需要对应时钟信号CK的脉冲。例如，对 于每个预定数量的脉冲，可以省略一个脉冲。防止电流反向流动的结构不限于第二晶体管T2和比较器51组成的理 想二极管。例如，另一实施例的反向电流防止电路包含连接在第二晶体管 T2和大地之间的电阻器以及与该电阻器并联的比较器。在这种情况下，通 过从电阻器两端的电势差检测电流的反向流动，比较器让第二晶体管T2 截止。这样的反向电流防止电路防止了正常工作情况下的电流反向流动。第二实施例中，控制使能信号ENB可以提供给NAND电路29。第一 实施例中，控制使能信号ENB不一定要提供给NAND电路29。本发明的DC-DC变换器可以用PWM比较器代替RS触发电路(FF电 路)24。误差放大器21可以比较输出电压Vo (反馈信号FB)与参考电压Vrl。脉冲信号产生电路31不一定包含振荡器25。也就是说，包含电流比 较器22和FF电路24的脉冲信号产生电路可以与振荡器25分开。本文中的实例和实施例应被视为阐述性的，而非限定性的，并且本发 明不应限定为本文中给出的细节，而是可以根据附录的权利要求的范围及 其等同物进行修改。
权利要求
1. 一种从输入电压(VDD)产生输出电压(Vo)的直流一直流变换器(10)，该直流一直流变换器的特征在于第一晶体管(Tl)，用于接收所述输入电压； 第二晶体管(T2)，与所述第一晶体管连接；扼流线圈(Ll)，具有与所述第一晶体管和所述第二晶体管之间的连 接节点(Nl)连接的第一端和用于输出所述输出电压的第二端；误差放大器电路(21)，将所述输出电压与第一参考电压(Vrl)进 行比较以产生误差信号(Sl);脉冲信号产生电路(31)，产生与所述误差信号一致的第一脉冲信号(S3);比较电路(28)，将所述误差信号与第二参考电压(Vr2)进行比较 并产生比较结果信号(S4)，所述比较结果信号(S4)处于第一种逻辑状 态或第二种逻辑状态；驱动信号产生电路(29)，用于接收所述比较结果信号并产生恒定电 平信号或第二脉冲信号，当接收到所述第一种逻辑状态的比较结果信号 时，所述驱动信号产生电路产生所述恒定电平信号，当接收到所述第二种 逻辑状态的比较结果信号时，产生所述第二脉冲信号；和输出电路(32)，用于接收所述第一脉冲信号，以及接收所述恒定电 平信号或所述第二脉冲信号，并产生第一驱动信号和第二驱动信号 (DH， DL)，所述第一驱动信号和第二驱动信号分别驱动所述第一晶体 管和所述第二晶体管，当接收到所述恒定电平信号时，所述输出电路根据 所述第一脉冲信号产生所述第二驱动信号，当接收到所述第二脉冲信号 时，所述输出电路利用所述第一脉冲信号和所述第二脉冲信号产生所述第 二驱动信号。
2. 如权利要求1所述的直流一直流变换器，其特征在于所述输出电路 产生所述第二驱动信号，以使得在接收到所述第二脉冲信号时所述第二晶 体管的导通时间比接收到所述恒定电平信号时短。
3. 如权利要求1所述的直流—直流变换器，其特征在于当接收到所述 第二脉冲信号时，所述输出电路产生所述第二驱动信号以在所述第一晶体 管的截止期间间歇性地导通所述第二晶体管。
4. 如权利要求l所述的直流一直流变换器，其特征在于所述输出电路 当接收到所述恒定电平信号时，产生所述第二驱动信号从而按与所述第一 晶体管互补的方式以第一占空比驱动所述第二晶体管，并且当接收到所述 第二脉冲信号时，产生所述第二驱动信号从而以第二占空比驱动所述第二 晶体管，所述第二占空比小于所述第一占空比。
5. 如权利要求l所述的直流一直流变换器，其特征在于所述第二脉冲信号包含与时钟信号(CK)同步的脉冲序列，所述时钟信号(CK)用于 产生所述第一脉冲信号。
6. 如权利要求l所述的直流一直流变换器，进一步具有特征电流检测电路(23)，连接到所述第一晶体管和所述第二晶体管以及 所述脉冲信号产生电路的连接节点，基于该连接节点处的电压，检测流经 所述扼流线圈的电流(IL)，并产生表示检测结果的电流检测信号(S8); 其中所述脉冲信号产生电路包含电流比较器(22)，用于将所述电流检测信号与所述误差信号进 行比较并产生表示比较结果的电流比较信号(S2);振荡器(25)，用于产生时钟信号(CK)和具有预定脉冲序列的 同步控制信号(SYC);和触发电路(24)，使用所述电流比较信号和所述时钟信号产生所 述第一脉冲信号；并且所述驱动信号产生电路当接收到所述第二种逻辑状态的比较结果 信号时，根据所述同步控制信号产生所述第二脉冲信号。
7. 如权利要求6所述的直流一直流变换器，其特征在于所述振荡器产 生与所述时钟信号同步的所述同步控制信号。
8. 如权利要求1所述的直流一直流变换器，进一步具有特征 反向电流检测电路(51)，用于检测从所述扼流线圈流至所述第二晶体管的反向电流；和反向电流控制电路(52)，连接到所述反向电流检测电路和所述比较 电路，当所述比较结果信号处于所述第一种逻辑状态时，防止电流反向流 动，当所述比较结果信号处于所述第二种逻辑状态时，允许电流反向流 动。
9. 如权利要求8所述的直流一直流变换器，其特征在于 所述反向电流检测电路包含连接到所述第二晶体管的比较器，用于检测反向电流并产生反向电流检测信号(S11);所述反向电流控制电路包含一逻辑电路，该逻辑电路利用所述反向电流检测信号和所述比较结果信号产生反向电流控制信号(S12)，当所述比较结果信号处于所述第一种逻辑状态时，所述逻辑电路产生与所述反向 电流检测信号一致的反向电流控制信号，当所述比较结果信号处于所述第二种逻辑状态时，产生恒定电平的反向电流控制信号；并且所述输出电路利用所述第一脉冲信号和所述反向电流控制信号产生所 述第二驱动信号。
10. 如权利要求l所述的直流一直流变换器，进一步具有特征吸收电路(12)，与所述扼流线圈并联。
11. 如权利要求1所述的直流—直流变换器，其特征在于所述第一参 考电压取所述输出电压的稳定输出范围的中间值，并且所述第二参考电压的取值使得能够检测所述输出电压的稳定输出范围 的最大值。
12. —种从输入电压(VDD)产生输出电压(Vo)的直流一直流变换 器(10)的控制方法，该直流一直流变换器包含用于接收输入电压的第一 晶体管(Tl)，与第一晶体管相连的第二晶体管(T2)，以及与所述第一 晶体管和所述第二晶体管之间的连接节点(Nl)连接的扼流线圈(Ll)，该方法具有特征通过将所述输出电压与第一参考电压(Vrl)进行比较产生误差信号 (Sl);根据所述误差信号产生第一脉冲信号(S3);通过比较所述误差信号和第二参考电压(Vr2)产生比较结果信号(S4);当所述比较结果信号处于第一种逻辑状态时，产生恒定电平信号； 当所述比较结果信号处于第二种逻辑状态时，产生第二脉冲信号； 接收所述第一脉冲信号，以及接收所述恒定电平信号或所述第二脉冲 信号；和产生第一驱动信号和第二驱动信号(DH， DL)，所述第一驱动信号 和所述第二驱动信号分别驱动所述第一晶体管和所述第二晶体管，其中所 述产生第一和第二驱动信号包含当所述比较结果信号处于所述第一种逻辑状态时，根据所述第一 脉冲信号产生所述第二驱动信号；和当所述比较结果信号处于所述第二种逻辑状态时，利用所述第一 脉冲信号和所述第二脉冲信号产生所述第二驱动信号。
13. 如权利要求12所述的方法，其特征在于所述的根据第一和第二 脉冲信号产生第二驱动信号包含产生第二驱动信号，以使得当所述第一晶 体管截止时，间歇性地导通所述第二晶体管。
14. 如权利要求12所述的方法，进一步具有特征 当所述比较结果信号处于所述第一种逻辑状态时，按与所述第一晶体管互补的方式以第一占空比驱动所述第二晶体管；和当所述比较结果信号处于所述第二种逻辑状态时，以第二占空比驱动 所述第二晶体管，所述第二占空比小于所述第一占空比。
15. 如权利要求12所述的方法，其特征在于所述产生第二脉冲信号 包含产生所述第二脉冲信号以使其所具有的脉冲序列与时钟信号(CK)同 步，所述时钟信号(CK)用于产生所述第一脉冲信号。
16. 如权利要求12所述的方法，其特征在于所述产生第一脉冲信号包含根据时钟信号(CK)产生所述第一脉冲信 号；和所述产生第二脉冲信号包含根据与所述时钟信号同步的同步控制信号 (SYC)产生所述第二脉冲信号。
17. 如权利要求12所述的方法，进一步具有特征检测从所述扼流线圈流至所述第二晶体管的反向电流；当所述比较结果信号处于所述第一种逻辑状态时，阻止反向电流流 动；禾口当所述比较结果信号处于所述第二种逻辑状态时，允许反向电流流动。
全文摘要
本发明提供了一种在低负载状态减小反向电流和提高输出电压响应速度的DC-DC变换器。误差放大电路从输出电压产生误差信号。根据误差信号，脉冲信号产生电路产生第一脉冲信号。比较电路从误差信号产生比较结果信号。驱动信号产生电路产生恒定电平的信号和第二脉冲信号。输出电路接收第一脉冲信号和恒定电平信号或第二脉冲信号，从而产生第一和第二驱动信号以驱动第一和第二晶体管。当接收到恒定电平信号时，输出电路根据第一脉冲信号产生第二驱动信号，当接收到第二脉冲信号时，输出电路根据第一和第二脉冲信号产生第二驱动信号。
文档编号H02M3/155GK101145733SQ20071015218
公开日2008年3月19日 申请日期2007年9月14日 优先权日2006年9月15日
发明者加藤兼士, 国分政利, 笠井稔彦 申请人:富士通株式会社