专利名称：电压检测电路和电流检测电路的利记博彩app
技术领域：
本发明涉及到电压检测电路和电流检测电路，并且特别涉及到检测微小电压的电压检测电路和电流检测电路。
相关技术已知类似降级同步整流切换转换器等的DC到DC转换器电路通过切换晶体管元件从具有基本恒定电压的DC电源中获得与所述基本恒定电压不同的DC电压。
在该DC到DC转换器电路中，例如，在对负载提供过电流保护的情形中，或者是在检测具有小量输出电流的轻载荷状态或实现自动转变到轻载荷模式的功能的情形中，必需检测到实际上提供给载荷的平均电流，如JP-A-2005-65447和US2005/0057229A1所揭示的那样。
图4是示出常规DC到DC转换器的电流检测设备的电路图。
电流检测设备90的控制电路91连接到切换电路92并将DC输入电源VDD的电源电压降低和控制到一预定DC电压。形成输出级的切换电路92包括高端开关SW91和低端开关SW92。高端开关SW91具有从其一端提供的DC输入电源VDD，并且其另一端连接到低端开关SW92的一端。低端开关的另一端接地。负载94通过包含有电感器L91和输出电容器C91的平滑电路93连接到切换电路92。当一对开关SW91和SW92在控制电路91所确定的定时段内交替地导通和断开时，预定幅值的输出电压V090被提供给负载94。从而建立起同步整流DC到DC转换器。标号95表示在切换电路92和平滑电路93的节点M90以及检测端96之间设置的低通滤波器。该低通滤波器95包括一端连接到节点90、且另一端连接到检测端96的滤波器电阻器RPL91，以及一端连接到滤波器电阻器RPL91的另一端侧、而另一端接地的滤波器电容器CLP91。
在图4的切换电路92中，开关对SW91和SW92的每一个都具有诸如包括寄生电阻组件的FOSFET的开关晶体管。在图4中，开关SW91和SW92的导通电阻组件清楚地示出为Rhi、Rlow。二极管D91和D92并联到各开关SW91和SW92。对于这些二极管D91和D92，可以使用当MOS晶体管用作为开关晶体管时所产生的寄生二极管。
通过利用在输出到电流检测设备90的检测端96的电压Vma和输出电压V090之间的差异等于由电感器L91的寄生串联电阻Rin91所致的压降平均值这一事实，电流检测设备90可检测出流经电感器L91的电流(即，输出电流)的平均值。该电流检测设备90具有一优势，即较之将电流检测电阻串联到电感器的情形，可以避免由检测电阻的功率损耗所致的效率下降。
但是，电感器L91的寄生串联电阻Rin91的值很小。具体的，当该设备用作检测轻载荷状态时，在电压Vma和输出电压V090之间的差异只有几个mV甚至更小。因此，在通过普通的放大器来比较两个电压的构建中，由于输入补偿电压波动，会产生很大的误差，并且这也是不实用的。
发明内容
考虑到上述情形，本发明的目标之一是提供通过检测电阻以高精确度检测出输出电流、而不会降低效率的一种电压检测电路和电流检测电路。
本发明提供用于DC到DC转换器电路的电流检测电路，该DC到DC转换器电路具有用于将DC输入电压转换成AC电压的晶体管元件以及电感器，并且使用使AC电压平滑的平滑器来获得预期的DC电压。该电流检测电路包括选择性输出对应于AC电压(是对平滑器的输入电压)的电压，或对应于DC电压(是从平滑器的输出电压)的输出单元；用对应于DC电压的电压充电的电容器；依照输出单元的状态来导通和断开的开关；以及运算放大器，具有输入到非反相输出端的输出单元的输出，并当开关在对应于DC(AC)电压的电压输入时导通之后操作为对电容器充电的电压跟随器工作，并且当开关在对应于AC(DC)电压的电压输入时断开之后操作为将充入电容器的电压和对应于AC(DC)电压相比的比较器。
由于上述的电流检测电路，在电容器被充以对应于DC(AC)电压的电压之后，该电压与对应于AC(DC)电压的电压相比较。因此，可以轻易并可靠地去除在运算放大器中的输入补偿电压的影响。
在根据本发明的电压检测电路中，在电容器被充以对应于DC(AC)电压的电压之后，该电压与对应于AC(DC)电压的电压相比较。因此可以轻易并可靠地去除在运算放大器中的输入补偿电压的影响。这样就能够检测到微小的输出电压。
图1是示出根据第一实施例的DC到DC转换器的电路图；图2是示出运算放大器的内部电路的电路图；图3是示出根据第二实施例的DC到DC转换器中运算放大器的内部电路的电路图；以及图4是示出常规DC到DC转换器的电流检测设备的电路图。
具体实施例下文中，将参照附图对本发明各实施例进行描述。
图1是示出根据第一实施例的DC到DC转换器的电路图。
在下面的描述中，图1中纸张左侧被称为“左边”。
图1所示的DC到DC转换器1是同步整流DC到DC转换器。DC到DC转换器1具有控制电路2，包含有PMOS晶体管M31和NMOS晶体管M32的切换电路3，包含有电感器L和输出电容Co的平滑电路4，以及电流检测电路5。
为了降低DC输入电源VDD的电源电压并获得预定的DC电压，控制电路2连接到切换电路3并控制切换电路3的切换操作。负载10通过平滑电路4连接到切换电路的输出部分，当晶体管M31和M32由控制电路2控制在一预定切换时段内交替地开启和关闭时，一预定幅值的输出电压V0被提供给负载10。
平滑电路4的电感器L的寄生电阻分量被清楚地示为Rind。但是，在实际的电路中，不会如该电阻分量Rind一样来有意地设置一电阻器。
通过利用切换电路3和平滑电路4的节点M处的平均电压VMA与输出电压V0之间的差异等于由电感器L的电阻分量Rind所致的平均压降这一事实，电流检测电路5检测出流经电感器L的电流的平均值(即，输出电流)。
电流检测电路5具有包含有电阻器Rls和电流源Ils的电平偏移电路50，通过信号线从节点M引出、并包括电阻器RLP1和电容器CLP1的低通滤波器51，在电平偏移电路50之后设置的开关SW1，在低通滤波器51之后设置的开关SW2，在开关SW1和SW2之后设置、并且包括电阻器RLP2和电容器CLP2的低通滤波器52，运算放大器53，设置在运算放大器53的输出端和反相输入端的开关SW3，以及在运算放大器53的反相输入端和GND之间设置的电容器Cs。
电平偏移电路50基于电流源Ils施加在电阻器Rls两端之间的电位差来产生一电平偏移值，从而执行电平偏移，并提供给开关SW1一参考电压VREF＝V0+Rls*Ils。
在此，电阻器Rls和电流源Ils的值被确定，以保持下述关系，同时将电流Ilim用作为判定输出电流I0幅值的标准Rind*Ilim＝Rls*Ils。
电流Ils显著小于输出电流I0，并且因此不会影响到负载10左侧上的电路。
低通滤波器52连接到运算放大器53的非反相输出端。
低通滤波器51适于使节点M处的电压VM平滑，以获得其平均电压Vma。由于由低通滤波器52检测到的电压很小，为了进一步减少纹波电压，则设置了低通滤波器52。
开关SW1和SW2形成一个输出单元，它选择性输出通过低通滤波器51和低通滤波器52从节点M输入到运算放大器53的非反相输入端的电压，或者输出通过电平偏移电路50和低通滤波器52输入到运算放大器的非反相输入端的输出电压V0。
每个开关SW1、SW2和SW3包括诸如MOSFET的晶体管元件，并且依照来自于控制电路2的控制信号而开启和关闭。
现在对运算放大器53的内部电路进行描述。
图2是示出操作放大器的内部电路的电路图。
运算放大器53具有包括PMOS晶体管M1、M2、M1A和M2A的射地-基地放大器恒定电流电路531，包括NMOS晶体管M7、M8、M7A和M8A的射地-基地放大器恒定电流电路532，包括NMOS晶体管M9、M10、M9A和M10A的射地-基地放大器电流镜像电路533，以及包括PMOS晶体管M3、M4、M3A和M4A以及NMOS晶体管M5、M6的微分放大器534。
晶体管M1、M2、M3和M4的栅极彼此连接，形成一电流镜像电路。晶体管M7和M8的栅极彼此连接，形成一电流镜像电路。晶体管M9和M10的栅极彼此连接，形成一电流镜像电路。
晶体管M1和晶体管M1A共射共基连接。(晶体管M2和晶体管M2A，晶体管M7和晶体管M7A，晶体管M8和晶体管M8A、晶体管M9和晶体管M9A以及晶体管M10和晶体管M10A有类似的连接。)晶体管M1A、M2A、M3A和M4A的栅极连接到端Vb1。
晶体管M7A、M8A、M9A和M10A的栅极连接到端Vb2。
预定的恒定电压施加到端Vb1和端Vb2上。
晶体管M5的栅极连接到非反相输入端。晶体管M6的栅极连接到反相输入端。晶体管M5、M6、M3A和M4A进行折叠级联连接。即，输入到晶体管M5和M6的电压之间的差异被放大，由晶体管M3A和晶体管M4A折叠，并从输出端out1输出。因此，可以确保充分的增益和输出电压范围。
同时，如JP-A-2005-65447和US2005/0057229A1所描述的，DC到DC转换器1的输出电流I0的幅值由下述等式(1)表达。(在JP-A-2005-65447和US2005/0057229A1中的等式(3)缺少“-”的正确表示。)I0＝(VMA-V0)/Rind…(1)在该等式中，VMA表示通过低通滤波器51从切换电路3中输出的输出电压。V0由下述等式(2)表达。
V0＝VMA-Rind*I0…(2)在该实施例中，由于设置了电平偏移电路50，DC到DC转换器1的输出电流I0的幅值由下述等式(3)表达。
I0＝(VMA-(VREF-Rls*Ils))/Rind…(3)因此，利用电感器L的寄生电阻分量Rind，可以从施加到开关SW1和SW2的电压之间的差异轻易地计算出输出电流I0的幅值。
再次参照图1。
对电流检测电路5的操作进行描述。
在初始的状态中，所有的开关SW1、SW2和SW3是断开的。
首先，当DC到DC转换器1开始操作时，通过电平偏移电路50对输出电压V0进行电平偏移而获得的电压VREF被施加给开关SW1，并且通过低通滤波器51的电压VM，即电压VMA施加到开关SM2。
其次，控制电路2同时导通开关SW1和SW3。在下面，开关SW1和SW3都导通的时段期间称为“时段P1”。
因此，在时段P1期间，运算放大器53作为电压跟随器工作。在该情形下运算放大器53的输出电压Vout由等式(4)表示。
VOUT＝VREF-ΔVIN…(4)在该等式中，ΔVIN表示运算放大器53的输入补偿电压。
电容器Cs被充以电压VREF-ΔVIN。
在时段P1消逝之后，控制电路2同时断开开关SW1和SW3，并且导通开关SW2。在下面，在开关SW2导通的时段被称为“时段P2”。
因此，在时段P2期间，运算放大器53作为比较器工作。运算放大器53将电容器Cs中保持的电压(VREF-ΔVIN)与包括输入补偿电压的输入电压(VMA-ΔVIN)相比较。如果电压(VREF-ΔVIN)较大，则运算放大器53的输出电压为VOUT＝VDD。如果是输入电压(VREF-ΔVIN)较大，则GND电平的信号从运算放大器53中输出。
依照该比较的结果，控制电路2控制切换电路3的晶体管M31和M32，从而在切换操作期间它们交替地导通和关闭。因此，输出电流可以控制为一预期值。
如上所述，在该实施例的DC到DC转换器1中，取代将电压VREF和施加到电流检测电路5的VMA进行直接比较，电容器Cs一旦被充以电压VREF，则然后电压VREF和电压VMA进行比较。即，在电流检测电路5中的检测方法由下面的等式(5)表示。
(VMA-ΔVIN)-(VREF-ΔVIN)＝VMA-VREF…(5)由于在电容器Cs中保持的电压随着运算放大器53的输入补偿电压ΔVIN的幅值而变化，输入补偿电压ΔVIN的幅值不会影响到比较的结果。即，可以轻易并可靠地去除运算放大器53的补偿电压ΔVIN的影响。因此，较之将电压VREF和VMA输入到比较器并将这些电压进行比较的情形，在该情形中可以执行更精确的电压测量。即，即便是补偿电压ΔVIN存在，它的影响也可以去除，并且电压VREF和VMA可以进行正确的比较。
由于电压VREF是表示为VREF＝V0+Rls*Ils，将其代入到等式(2)中以得出如下等式(6)。
VREF＝VMA-Rind*I0+Rls*Ils…(6)等式(6)可以代入到等式(5)中以得出如下等式(7)。
VMA-VREF＝Rind*I0-Rls*Ils…(7)即，将电压VREF和VMA进行比较等同于将Rind*I0和Rls*Ils进行比较。但是，考虑到Rind*Ilim＝Rls*Ils的上述条件，最终是输出电流I0与电流Ilim进行比较，电流Ilim是判定输出电流I0的幅值的标准。当I0大于Ilim时，运算放大器53的输出电压VOUT就是电压VDD。当I0小于Ilim时，运算放大器53的输出电压VOUT就是GND电平。在该方式中，可以执行非常精确的电流检测。依照该结果，可以做出到轻载荷模式的转变。
通过利用输出电压VREF和输出电压VMA之间的差异，即，在电阻器Rind两端之间的电位差，对于电压检测，就有可能检测到电流，而不会降低DC到DC转换器1的效率，并且还可能简化电流检测电路5的结构。
当设置有单级放大(具有一个放大级)的运算放大器53时，在时段P1期间，电容器Cs也可执行相位补偿电容器的功能。因此，稳定性也增加了。
虽然在该实施例中低通滤波器51和52设置成初级RC滤波器，但是也可用作次级或高阶滤波器。
接下来，将对根据第二实施例的DC到DC转换器进行描述。
下面，在根据第二实施例和上述第一实施例的DC到DC转换器1a之间的差异进行描述，并且不再对类似的部件和元件进行描述。
根据第二实施例的DC到DC转换器1a类似于根据第一实施例的DC到DC转换器1，除了运算放大器具有不同的结构之外。
图3是示出根据第二实施例DC到DC转换器中运算放大器的内部电路的电路图。
根据第二实施例的DC到DC转换器1a具有运算放大器53a。
运算放大器53a具有两级放大的结构。运算放大器53a具有包括NMOS晶体管M15、M16和M18的恒定电流电路531a，包括PMOS晶体管M13和M14以及NMOS晶体管M11和M12的微分放大级532a，形成第二放大级的PMOS晶体管M17，以及设置在晶体管M17的栅极和漏极之间的相位补偿电路533a。
相位补偿电路533a设置成通过Miller效应来提供相位补偿，并具有以开关SW11，电阻器Rc和电容器Cc这样的顺序从晶体管M17的栅极端串联到漏极侧的这些元件，以及设置在开关SW11漏极侧端和晶体管M17的漏极之间的开关SW12。
开关SW11和SW12每一个都包括诸如MOSFET的晶体管元件并且依照来自控制电路2的控制信号来导通和断开。
现在对相位补偿电路533a的操作进行描述。
在时段P1期间，开关SW11导通，因此，为了防止振荡，相位补偿电路533a具有调节运算放大器53a的内部信号的相位的相位补偿功能。同时，在时段P2期间，当开关SW11断开时，相位补偿效应被禁用。因此，可以轻易并可靠地防止输出电压中的变化延迟。
开关SW12被设置用于防止开关SW12侧的开关SW11端处的电势高于电源电压VDD。因此，当开关SW11导通时，如果运算放大器53a的输出端out1的电压很低(即，如果输出电压Vout很低)，则正点荷聚集在开关SW11侧的电容Cc的电极上。但是，在这之后，当开关SW11断开时，在输出端out1处的电压基本等于电源电压VDD时，可防止开关SW11的漏极电流超过电源电压VDD。
根据第二实施例的DC到DC转换器1a具有类似于根据第一实施例的DC到DC转换器1的效果。
在第二实施例中，开关SW11设置在晶体管M17的栅极和电阻Rc之间。但是，开关SW11的设置并不特别地限于此，只要相位补偿电路533a依照开关SW11的状态，在时段P1期间具有相位补偿功能，同时在时段P2期间其相位补偿功能被禁用即可。例如，开关SW11可设置在输出端out1和电容器Cc之间。
上面参照附图对根据本发明的电压检测电路和电流检测电路的各实施例进行了描述。但是，本发明不限于这些实施例，并且每一部分的构造可由具有类似功能的任何构造所代替。例如，在时段P1期间，开关SW2和开关SW3导通，并且在时段P2，开关SW2和开关SW3可同时断开，并且开关SW1导通。在该情形中，在时段P1期间，电容器Cs被充以电压(VMA-ΔVIN)，并且在时段P2期间与(VREF-ΔVIN)相比较。但是，在本发明中，也可以加上其它任意的组成元件。
本发明还包括上述实施例的任意两个或多个构造(特征)的组合。
根据本发明的电压检测电路和电流检测电路不仅可用于DC到DC转换器，还可用于诸如DC斩波器(chopper)的各种设备和电路中。
权利要求
1.一种主要用于检测微电压的电压检测电路，包括输出单元，选择性输出第一电压或第二电压；电容器，以对应于所述第一电压的电压充电；开关，依照所述输出单元的状态导通和断开；以及运算放大器，使输出单元的输出输入到非反相输入端，并且当第一电压输入时，用作在所述开关导通时对电容器充电的电压跟随器，而当第二电压输入时，用作在所述开关断开时对充入所述电容器中的电压与所述第二电压作比较的比较器。
2.如权利要求1所述的电压检测电路，其特征在于，所述运算放大器具有用于相位补偿的Miller补偿电容；以及当运算放大器作为比较器操作时使所述Miller补偿电容的作用无效的无效单元。
3.如权利要求2所述的电压检测电路，其特征在于，所述无效单元与所述Miller补偿电容串联设置，并且具有在所述运算放大器用作比较器时断开的开关。
4.如权利要求1所述的电压检测电路，其特征在于，所述电容器设置在电压跟随器的反馈环和GND之间。
5.如权利要求1所述的电压检测电路，其特征在于，所述开关设置在所述运算放大器的输出端和反相输入端之间。
6.如权利要求1所述的电压检测电路，其特征在于，所述输出单元包括晶体管元件。
7.一种用于DC转换器电路的电流检测电路，它具有用于将DC输入电压转换成AC电压的晶体管元件和一个电感器，并通过使用使AC电压平滑的平滑滤波器来获得预期DC电压，所述电流检测电路包括输出单元，选择性地输出对应于AC电压的电压或者对应于DC电压的电压，这些电压从所述平滑滤波器的两端上的电压获得；电容器，以从所述输出单元输出的电压充电；开关，依照输出单元的状态导通或断开；运算放大器，使所述输出单元的输出输入到非反相输出端，并且当输入对应于DC电压的电压和对应于AC电压的电压之一时，用作在所述开关导通时对所述电容器充电的电压跟随器，而当输入对应于DC电压的电压和对应于AC电压的电压中的另一个时，用作在所述开关断开时对充入所述电容器中的电压与AC电压作比较的比较器。
8.如权利要求7所述的电流检测电路，其特征在于，所述AC电压输入其中的第一低通滤波器的输出被用作对应于所述AC电压的电压。
9.如权利要求7所述的电流检测电路，其特征在于，第二低通滤波器设置在所述输出单元和所述非反相输出端之间。
10.如权利要求7所述的电流检测电路，其特征在于，电平偏移电路设置在输出DC电压的点和所述输出单元之间。
全文摘要
电流检测电路具有包括电阻和电流源的左偏移电路，通过信号线从节点中引出、且包括电阻和电容的第一低通滤波器，在左偏移电路之后设置的第一开关，在低通滤波器之后设置的第二开关，包括电阻和电容器的第二低通滤波器，运算放大器，在运算放大器的输出端和反相输入端之间设置的第三开关，以及在运算放大器的反相输入端和GND之间设置的电容器。以高精度检测出输出电流，但不会由于检测电阻而导致效率降低。
文档编号H02M3/335GK1866710SQ20061007485
公开日2006年11月22日 申请日期2006年4月20日 优先权日2005年5月17日
发明者山田耕平 申请人:富士电机电子设备技术株式会社