专利名称：直流－直流转换器的利记博彩app
技术领域：
本发明涉及一种通过开关装置的接通和断开把输入电源电压转换成指定的直流(DC)电压的直流-直流(DC/DC)转换器。
背景技术：
作为直流-直流(DC/DC)转换器的一种设计，开关装置被设置在电源电压输入的一端与指定的直流(DC)电压要输出的一端之间，并且通过该开关装置的接通和断开(闭合和打开)，保持指定的DC电压。该设计提供了紧凑性和高效率，并且已因此得到广泛应用(例如，日本专利公开No.7-336999和日本专利公开No.11-332222)。
图4显示了这种设计的常规DC/DC转换器。在DC/DC转换器101中，P沟道金属氧化物半导体(PMOS)晶体管型开关装置114从电源端(VCC)向负载端供电，并且在指定的控制下，即通过根据下述的比较器110的输出闭合和打开开关装置，使负载端输出(VOUT)保持在输出设定电压。包括线圈、电容器和二极管的平滑电路115连接到开关装置114，以平滑来自开关装置114的电压。负载端输出(VOUT)是由包括串联电阻的分压器116分压的电压，并且被输入到误差放大器111的反相输入端。误差放大器111放大并输出误差比较基准电源118的电压与输入到反相输入端的电压之间的误差。误差放大器111的输出电压(VFB)被输入到比较器110。在比较器110中，误差放大器111的输出电压(VFB)与三角波形电压(VS)被比较，并且输出电压(VC)通过缓冲器119，并被输入到上述开关装置114的栅极。这样，开关装置114由来自负载端输出(VOUT)的反馈电路控制。
在比较器110中，与误差放大器111的输出电压(VFB)进行比较的三角波形电压(VS)是通过三角波形发生器电路(TRI)产生和输出的。
如果误差放大器111的输出电压(VFB)高于三角波形电压(VS)，则比较器110输出低电平电压，并通过缓冲器119，并且低电平电压被输入到开关装置114的栅极。结果，开关电路114闭合(接通)。
相反，如果误差放大器111的输出电压(VFB)低于三角波形电压(VS)，则比较器110输出高电平电压，并且通过缓冲器119，并且高电平电压被输入到开关装置的栅极。结果，开关装置114打开(断开)。
发明内容
这样，在以上的DC/DC转换器101中，比较器110比较误差放大器111的输出电压(VFB)与三角波形电压(VS)。在该DC/DC转换器101中，当电源电压(VCC)与负载端输出(VOUT)的输出设定电压之间的差值大时，即当输出设定电压被设置为比电源电压(VCC)低得多的电压时，误差放大器111的输出电压(VFB)位于三角波形电压(VS)的转折点附近，并且比较器110比较误差放大器111的输出电压(VFB)与三角波形电压(VS)。在图5中，ΔV是从误差放大器111的输出电压(VFB)到三角波形电压(VS)的转折点的电压差，Δt是三角波形电压(VS)超过误差放大器111的输出电压(VFB)的时间间隔。三角波形电压(VS)的频率在大约1MHz至2MHz之间，并且幅度被设置在大约0.5V至1.0V之间。
例如，如果电源电压(VCC)为20V，且输出设定电压被设置为1.2V，则电压差ΔV为大约30mV(毫伏)至60mV，且时间间隔Δt为大约30nS(纳秒)至60nS。因此，在电压差ΔV为30mV以及时间间隔Δt为30nS的条件下，对于5V输出，要求比较器分别具有33MHz的带宽和44dB的增益。
然而，虽然可以想象通过采用最先进的工艺把这种高性能比较器实现为单一产品，但是价格将极高。而且，当与其它的组成部分集成为半导体集成电路时，除了半导体集成电路的高成本之外，消耗电流、噪声的出现以及制造工艺等都将引起问题。因此，对于实际用途，认为不可能实现包括这种比较器的DC/DC转换器。
另一方面，如果在以上条件下使用普通的比较器，由于比较器的延迟，因此不输出脉冲，并且不能获得负载端输出(VOUT)的期望输出设定电压。即，认为普通比较器的脉冲输出局限于大约100nS，且短于该时宽的脉冲的输出是不可能的。
本发明的目的是提供一种DC/DC转换器，其使得即使当电源电压(VCC)与负载端输出(VOUT)的输出设定电压之间的差较大，也可为负载端输出(VOUT)获得期望的输出设定电压。
为了达到以上目的，本发明的DC/DC转换器包括开关装置，通过闭合和打开从电源端向负载端供电，并使负载端保持在输出设定电压；误差放大器，放大来自负载端的电压与误差比较基准电压之间的误差，并输出一输出电压；振荡器，其输出振荡时钟；斜坡电路，与振荡时钟同步，输出在振荡时钟的后沿之前开始倾斜的锯齿波形电压(例如，从振荡时钟的前沿开始倾斜)；比较器，比较斜坡电路的锯齿波形电压与误差放大器的输出电压；以及逻辑电路，通过振荡时钟的后沿被置位，且通过比较器输出信号被复位，其中上述开关装置根据上述逻辑电路的输出脉冲信号闭合和打开。
利用该DC/DC转换器，即使当电源电压(VCC)与负载端输出(VOUT)的输出设定电压之间的差较大，也可以获得期望的输出设定电压，与比较器的延迟时间无关。
更进一步，如果在该DC/DC转换器中上述逻辑电路也通过上述振荡时钟的前沿被复位，则即使当误差放大器的输出电压经历了大的瞬变，该DC/DC转换器也能够可靠地工作。
图1是根据本发明实施例的DC/DC转换器的电路图；图2是显示本发明实施例的DC/DC转换器的斜坡电压发生器的结构的电路图；图3是根据本发明实施例的DC/DC转换器的波形图；图4是根据先有技术的DC/DC转换器的电路图；以及图5是根据先有技术的DC/DC转换器的波形图。
具体实施例方式
以下将参照
本发明的实施例。图1是本发明实施例的DC/DC转换器的电路图。该DC/DC转换器1的一部分组成部件实际上与上述的常规DC/DC转换器中的组成部件相同，但是从比较器10的输出到开关装置14的栅极的电路结构、振荡器电路(OSC)13以及斜坡电路(SLOPE)12尤其不同。
在DC/DC转换器1中，开关装置14是PMOS型晶体管，其从电源端(VCC)向负载端供电，并且通过指定的控制，即通过根据下述的逻辑电路9的输出闭合和打开，使负载端输出(VOUT)保持在输出设定电压。包括线圈、电容器和二极管的平滑电路15连接到开关装置14，并且平滑来自开关装置14的电压。分压器16包括串联电阻，且连接到负载端，即连接到平滑电路15之后的级(stage)，并且分压负载端电压，即被平滑电路15平滑的电压；然后该电压被输入到下述的误差放大器11的反相输入端。
误差放大器11把从误差比较基准电压源18输入到非反相输入端的误差比较基准电压与输入到反相输入端的电压之间的差放大，并且把结果作为输出电压(VFB)输出到下述的比较器10的反相输入端。比较器10比较从下述的斜坡电路(SLOPE)12输入到非反相输入端的锯齿波形电压(VS)与误差放大器11的输出电压(VFB)，并且把结果输出到下一级逻辑电路(LOGIC)9的复位输入端R。逻辑电路9在置位输入端S输入来自振荡器(OSC)13的振荡时钟(VCLK)，并且从输出端Q把输出脉冲信号(VD)输出到斜坡电路12，并经由反相缓冲器19把输出脉冲信号(VD)输出到上述的开关装置14的栅极。这样，开关装置14由使用负载端输出(VOUT)的反馈电路控制。
输入到上述比较器10的非反相输入端的锯齿波形电压(VS)的产生如下。锯齿波形电压(VS)是在斜坡电路12中与来自振荡器(OSC)13的振荡时钟(VCLK)同步产生的，并且是一个边沿非对称地倾斜的三角波形电压。尤其是，如图3所示，斜坡电路12产生这样的电压(斜坡电压)，该电压与振荡时钟(VCLK)的前沿同步倾斜，并且与下述的逻辑电路9的输出脉冲信号(VD)的后沿同步返回到初始的恒压，并且重复该行为。
在此，振荡器(OSC)13的振荡时钟(VCLK)频率被设置为大约2MHz(周期为500nS)，且脉冲宽度(高电平宽度)被设置为大约100nS，从而占空比较低。
图2显示了斜坡电路12中的斜坡电压发生器的结构。即，该发生器包括单触发电路51，其接收振荡时钟(VCLK)并产生与振荡时钟的前沿同步的单触发脉冲；NPN晶体管52，只有在单触发脉冲的间隔期间NPN晶体管52才被接通；连接到NPN晶体管52的输出的恒流源54；电容器56；PNP晶体管53，其基极连接到晶体管52的输出，并且从其射极输出一斜坡电压；以及连接到PNP晶体管53的恒流源55。该发生器是斜坡电压产生的一个简单例子，并且省略了详细的操作说明；但是具有不同结构的电路也可用于获得类似的功能。
作为比较器10的输出信号(VC)输入到复位输入端R以及振荡器13的振荡时钟(VCLK)输入到置位输入端S的结果，上述的逻辑电路9通过振荡时钟(VCLK)的后沿被置位，并且通过输出信号(VC)被复位，以输出输出脉冲信号(VD)，如图3所示。
接下来将说明特定的操作，重点说明比较器10和逻辑电路9。
在锯齿波形电压(VS)低于误差放大器11的输出电压(VFB)的状态下，比较器10的输出信号(VC)处于低电平，但是当锯齿波形电压(VS)变得高于误差放大器11的输出电压(VFB)时，比较器10的输出信号(VC)变为高电平。在此，类似于现有技术的例子的说明，从锯齿波形电压(VS)变得高于误差放大器11的输出电压(VFB)的时刻起发生恒定延迟，直到比较器10的输出信号(VC)变为高电平为止。该延迟时间取决于比较器10的电路结构及制造工艺等，但是在该实施例中大约为50nS。由于该延迟的输出信号(VC)，已经处于置位状态的逻辑电路9的输出脉冲信号(VD)被复位。通过这种方法，开关装置14从接通状态变换到断开状态，并且斜坡电路(SLOPE)12的锯齿波形电压(VS)返回到初始的恒压。
当输出设定电压比电源电压(VCC)低得多时，锯齿波形电压(VS)在开始上升之后较迅速地达到误差放大器11的输出电压(VFB)。如上所述，比较器10的延迟时间大约为50nS，振荡时钟(VCLK)的脉冲宽度大约为100nS，从而有可能复位输入可以在置位输入之前被输入到逻辑电路9中。在这种情况下，不输出输出脉冲信号(VD)，但是因为从负载端输出(VOUT)施加了反馈，因此误差放大器11的输出电压(VFB)上升了。并且，在逻辑电路9中复位输入被延迟，复位输入在置位输入之后被输入。这样，从逻辑电路9输出输出脉冲信号(VD)，且负载端输出(VOUT)被保持在指定的低输出设定电压。
因此，即使当电源电压(VCC)为20V且输出设定电压要被设置为1.2V，也从逻辑电路9输出具有短宽度的输出脉冲信号(VD)，且负载端输出(VOUT)被保持在1.2V。
相反，当输出设定电压被设置为较高的值时(当输出设定电压被设置为接近电源电压(VCC))，误差放大器11的输出电压(VFB)上升，且锯齿波形电压(VS)与之一起上升。结果，逻辑电路9输出的输出脉冲信号(VD)的宽度增加了，开关装置14的接通时间间隔变长了，以及负载端输出(VOUT)被保持在指定的高输出设定电压。
在该实施例的改进例子中，振荡时钟(VCLK)的脉冲宽度也可以改变。即，如上所述，比较器10的延迟时间随电路结构、制造工艺等而变，且振荡时钟(VCLK)的脉冲宽度与该延迟时间一起变化。然而，如果振荡时钟(VCLK)的脉冲宽度与比较器10的延迟时间相比较小，则在逻辑电路9中的置位输入与复位输入之间出现最小的固定间隔。结果，比电源电压(VCC)低得多的电压不能作为输出设定电压。另一方面，如果振荡时钟(VCLK)的脉冲宽度大，因为在该脉冲宽度的间隔期间逻辑电路9不输出输出脉冲信号(VD)，因此，输出脉冲信号(VD)的宽度的上限减小了，并且负载端输出(VOUT)不能被设置为高输出设定电压。因此，必须考虑这些因素来设置振荡时钟(VCLK)的脉冲宽度。
作为该实施例的进一步的改进例子，当有来自振荡器13的振荡时钟(VCLK)的脉冲的置位输入，而且有下一个脉冲的输入时，该实施例的逻辑电路9可以在后一个脉冲的前沿被强制复位。通过这种方法，即使没有比较器10的输出信号(VC)的复位输入，斜坡电路12的锯齿波形电压(VS)也能上升到初始的恒压。这能够适应可能发生的这样一些情况，其中在瞬变情形如电源电压(VCC)变化的情形下，误差放大器11的输出电压(VFB)太高，且没有从比较器10的输出信号(VC)到逻辑电路9的复位输入。
该实施例中的开关装置14是PMOS晶体管，但是可以用NMOS晶体管来代替它，在这种情况下缓冲器19应该是非反相缓冲器。
如果斜坡电路12的锯齿波形电压(VS)是这样的，以至在逻辑电路9复位之后斜坡电压尽可能快地返回到初始的恒压，则输出设定电压的适用范围可以放宽；但是当返回到初始的恒压时，应该根据噪声级、电路结构等选择适当的斜率。
在该实施例中说明了降压DC/DC转换器的情况；但是通过改变开关装置14、平滑电路等的结构和连接，可以构造升压DC/DC转换器。
以上说明了根据本发明实施例的DC/DC转换器，但是本发明不限于这些实施例，并且可以在权利要求声明的范围内以各种方式改变其设计。
权利要求
1.一种直流-直流转换器，包括开关装置，通过闭合和打开从电源端向负载端供电，并使负载端保持在输出设定电压；误差放大器，放大来自负载端的电压与误差比较基准电压之间的误差，并输出一输出电压；振荡器，输出振荡时钟；斜坡电路，与振荡时钟同步，输出在振荡时钟的后沿之前开始倾斜的锯齿波形电压；比较器，比较斜坡电路的锯齿波形电压与误差放大器的输出电压；以及逻辑电路，通过振荡时钟的后沿被置位，且通过比较器输出信号被复位，其中所述开关装置根据所述逻辑电路的输出脉冲信号闭合和打开。
2.根据权利要求1所述的直流-直流转换器，其特征在于所述锯齿波形电压的倾斜从振荡时钟的前沿开始。
3.根据权利要求1所述的直流-直流转换器，其特征在于所述逻辑电路也通过所述振荡时钟的前沿被复位。
4.根据权利要求1所述的直流-直流转换器，其特征在于进一步包括连接到开关装置的平滑电路。
全文摘要
一种直流－直流(DC/DC)转换器，其使得即使当电源电压与负载端输出的输出设定电压之间的差较大，也可获得期望的输出设定电压作为负载端输出。该DC/DC转换器包括开关装置；分压器；误差放大器；输出振荡时钟的振荡器；斜坡电路，接收振荡时钟，并输出在振荡时钟的前沿开始倾斜的锯齿波形电压；比较器，比较锯齿波形电压与误差放大器的输出电压；以及逻辑电路，通过振荡时钟的后沿被置位，且通过比较器的输出被复位。
文档编号H02M3/155GK1574578SQ20041005933
公开日2005年2月2日 申请日期2004年6月18日 优先权日2003年6月19日
发明者中田健一, 土井干也 申请人:罗姆股份有限公司