晶片级芯片封装结构的利记博彩app
【技术领域】
[0001]本实用新型涉及半导体封装技术领域，尤其涉及一种晶片级芯片封装结构。
【背景技术】
[0002]请参阅图1，为现有技术中一种芯片封装结构的示意图。该芯片封装结构中，基底2与一带有支撑围堰11结构的衬底1通过粘结胶层12进行键合连接。该封装结构存在的问题有:a.支撑围堰11的厚度为30?45 μπι，增加了封装厚度；b.围堰需要在衬底上进行涂布、曝光、显影三个制程形成，需要的工艺步骤较多；c.围堰的均一性较差，造成后续在键合过程中涂布的粘结胶层12出现漏胶、溢胶的现象，造成键合过程中裂片或脏污问题；d.围堰材料与衬底材料的热膨胀系数(CTE)相差较大，容易带来分层等可靠性问题。
[0003]因此，需要找到一种芯片封装结构，在可以降低封装厚度同时增加产品可靠性，且可达到较为经济的制造成本。
【发明内容】
[0004]为了解决上述技术问题，本实用新型提出一种晶片级芯片封装结构，能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。
[0005]本实用新型的技术方案是这样实现的:
[0006]—种晶片级芯片封装结构，包括一基底和一衬底，所述基底具有第一表面及与其相对的第二表面，所述基底的第一表面与所述衬底之间通过一层厚度均匀的连接层键合在一起。
[0007]作为本实用新型的进一步改进，所述芯片为微机电系统芯片或运算处理芯片。
[0008]作为本实用新型的进一步改进，所述芯片为影像感测芯片，所述连接层的材质为具有高通光率的高分子材料。
[0009]作为本实用新型的进一步改进，所述第一表面具有元件区、介质层和位于所述介质层内并电连接所述元件区的若干导电焊垫，所述导电焊垫的正面接触所述连接层，所述导电焊垫的背面通过一金属布线层将其电性引至所述第二表面。
[0010]作为本实用新型的进一步改进，所述导电焊垫与所述连接层之间设有一层固化金属层。
[0011]作为本实用新型的进一步改进，所述第二表面上形成有暴露所述导电焊垫的第一开口，所述第一开口内及所述第二表面上形成有绝缘层、所述绝缘层上形成有暴露所述导电焊垫的第二开口，所述第二开口内及所述绝缘层上形成有所述金属布线层，所述金属布线层上形成有保护层，所述保护层上形成有用于所述金属布线层的电性引出的焊球。
[0012]作为本实用新型的进一步改进，所述第二开口的底部停留于所述导电焊垫的正面或穿透所述导电焊垫但不超出所述固化金属层。
[0013]作为本实用新型的进一步改进，所述固化金属层的材质可以为铝、镍、金、铜、钛或其合金。
[0014]作为本实用新型的进一步改进，所述固化金属层的厚度为lum?30um。
[0015]作为本实用新型的进一步改进，所述连接层的厚度为2um?50um。
[0016]本实用新型的有益效果是:本实用新型提供一种晶片级芯片封装结构，该封装结构中，芯片的基底与衬底之间通过一厚度均匀的连接层直接相连，一方面，该连接层表面的厚度均一性好，且厚度可以做到很薄；另一方面，该连接层是整面性铺设于衬底之上，不存在漏胶、溢胶、分层等影响产品可靠性的问题。特别的，相比现有技术中通过支撑围堰连接芯片基底与衬底的封装结构，该封装结构用一层连接层代替支撑围堰，不仅可以降低封装厚度，还可以解决支撑围堰带来的漏胶、溢胶造成的键合裂片或分层等可靠性问题。因此，本实用新型能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。
【附图说明】
[0017]图1为现有技术中一种芯片封装结构的示意图；
[0018]图2为本实用新型实施例1晶片级芯片封装结构的示意图；
[0019]图3为本实用新型实施例2晶片级芯片封装结构的示意图；
[0020]图4为本实用新型实施例3晶片级芯片封装结构的示意图；
[0021]结合附图，作以下说明:
[0022]1-衬底2-基底
[0023]3-连接层4-固化金属层
[0024]5-绝缘层6-金属布线层
[0025]7-保护层8-第二开口
[0026]9-焊球10-第一开口
[0027]201-导电焊垫202-介质层
[0028]200a~第一表面200b-第二表面
[0029]11 一支撑围堰12——粘结胶层
【具体实施方式】
[0030]为使本实用新型能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
[0031]实施例1
[0032]如图2所示，一种晶片级芯片封装结构，包括一芯片和一衬底1，所述芯片的基底2具有第一表面200a及与其相对的第二表面200b，芯片的基底的第一表面与所述衬底之间通过一层厚度均匀的连接层3键合在一起。
[0033]本实施例1中芯片为影像感测芯片，且连接层的材质为具有高通光率的高分子材料。在其他实施例中，芯片还可以为微机电系统芯片或运算处理芯片。芯片基底的材质为硅，但芯片基底的材质不受此限，在其他实施例中还可以为其他半导体基底材料。
[0034]影像感测芯片基底的第一表面具有元件区、介质层202和位于所述介质层内并电连接所述元件区的若干导电焊垫201，所述导电焊垫的正面接触所述连接层。芯片基底的第二表面上形成有暴露所述导电焊垫的第一开口 10，所述第一开口内及所述第二表面上形成有绝缘层5、所述绝缘层上形成有暴露所述导电焊垫的第二开口 8，本实施例1中，第二开口的底部穿透导电焊垫，暴露导电焊垫的侧壁，所述第二开口内及所述绝缘层上形成有所述金属布线层，所述金属布线层上形成有保护层7，所述保护层上形成有用于所述金属布线层的电性引出的焊球9。这样，导电焊垫的电性通过金属布线层6引至芯片基底的第二表面上。
[0035]本实施例1中通过一层连接层代替现有技术中支撑围堰结构，不仅可以降低封装厚度，还可以解决支撑围堰结构带来的漏胶、溢胶造成的键合裂片、脏污和分层等可靠性问题，从而达到提尚广品封装良率和可靠性的目的。
[0036]实施例2
[0037]如图3所示，本实施例2包含实施例1的全部技术特征，其区别在于，所述第二开口的底部停留于所述导电焊垫的正面，即金属布线层与导电焊垫的上表面接触，以便将芯片内部线路导出。
[0038]实施例3
[0039]如图4所示，本实施例2包含实施例1的全部技术特征，其区别在于，导电焊垫与连接层之间设有一层固化金属层4，所述第二开口的底部穿透导电焊垫，暴露导电焊垫的侧壁，但不超出固化金属层。在导电焊垫与连接层之间设置固化金属层，是为了防止在形成第二开口时，第二开口打穿导电焊垫不慎打入连接层中，造成其他的可靠性问题。还可以增加工艺窗口。
[0040]可选的，固化金属层的材质可以为铝、镍、金、铜、钛或其合金。
[0041]优选的，所述固化金属层的厚度为lum?30um。
[0042]优选的，所述连接层的厚度为2um?50um。
[0043]综上，本实用新型提供一种晶片级芯片封装结构，该封装结构中，芯片的基底与衬底之间通过一厚度均匀的连接层直接相连，一方面，该连接层表面的厚度均一性好，且厚度可以做到很薄；另一方面，该连接层是整面性铺设于衬底之上，不存在漏胶、溢胶、分层等影响产品可靠性的问题。特别的，相比现有技术中通过支撑围堰连接芯片基底与衬底的封装结构，该封装结构用一层连接层代替支撑围堰，不仅可以降低封装厚度，还可以解决支撑围堰带来的漏胶、溢胶造成的键合裂片或分层等可靠性问题。因此，本实用新型能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。
[0044]以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。
【主权项】
1.一种晶片级芯片封装结构，包括一基底和一衬底(1)，所述基底(2)具有第一表面(200a)及与其相对的第二表面(200b)，其特征在于:所述基底的第一表面与所述衬底之间通过一层厚度均匀的连接层(3)键合在一起。2.根据权利要求1所述的晶片级芯片封装结构，其特征在于，所述芯片为微机电系统芯片或运算处理芯片。3.根据权利要求1所述的晶片级芯片封装结构，其特征在于，所述芯片为影像感测芯片，所述连接层的材质为具有高通光率的高分子材料。4.根据权利要求3所述的晶片级芯片封装结构，其特征在于，所述第一表面具有元件区、介质层(202)和位于所述介质层内并电连接所述元件区的若干导电焊垫(201)，所述导电焊垫的正面接触所述连接层，所述导电焊垫的背面通过一金属布线层(6)将其电性引至所述第二表面。5.根据权利要求4所述的晶片级芯片封装结构，其特征在于，所述导电焊垫与所述连接层之间设有一层固化金属层(4)。6.根据权利要求5所述的晶片级芯片封装结构，其特征在于，所述第二表面上形成有暴露所述导电焊垫的第一开口(10)，所述第一开口内及所述第二表面上形成有绝缘层(5)、所述绝缘层上形成有暴露所述导电焊垫的第二开口(8)，所述第二开口内及所述绝缘层上形成有所述金属布线层，所述金属布线层上形成有保护层(7)，所述保护层上形成有用于所述金属布线层的电性引出的焊球(9)。7.根据权利要求6所述的晶片级芯片封装结构，其特征在于，所述第二开口的底部停留于所述导电焊垫的正面或穿透所述导电焊垫但不超出所述固化金属层。8.根据权利要求5所述的晶片级芯片封装结构，其特征在于，所述固化金属层的材质可以为铝、镍、金、铜、钛或其合金。9.根据权利要求5所述的晶片级芯片封装结构，其特征在于，所述固化金属层的厚度为 lum ?30um。10.根据权利要求5所述的晶片级芯片封装结构，其特征在于，所述连接层的厚度为2um ?50umo
【专利摘要】本实用新型公开了一种晶片级芯片封装结构，包括一芯片和一衬底，芯片的基底具有第一表面及与其相对的第二表面，芯片的基底的第一表面与衬底之间通过一层厚度均匀的连接层键合在一起。相比现有技术中通过支撑围堰连接芯片基底与衬底的封装结构，该封装结构用一层连接层代替支撑围堰，不仅可以降低封装厚度，还可以解决支撑围堰带来的漏胶、溢胶造成的键合裂片或分层等可靠性问题。因此，本实用新型能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。
【IPC分类】H01L23/31, H01L23/13
【公开号】CN204991684
【申请号】CN201520320797
【发明人】王晔晔, 邹益朝, 刘杰, 沈建树, 钱静娴, 翟玲玲, 金凯, 黄小花
【申请人】华天科技（昆山）电子有限公司
【公开日】2016年1月20日
【申请日】2015年5月18日