一种cmos电路元件的利记博彩app
【技术领域】
[0001]本实用新型属于电器元件领域，具体涉及一种CMOS电路元件。
【背景技术】
[0002]CMOS电路元件，又名互补金属氧化物半导体，电压控制的一种放大器件，是组成CMOS数字集成电路的基本单元。现有的CMOS电路元件，通常采用二氧化硅作为栅介质层。随着技术的发展，人们对CMOS电路元件要求越来越薄，但其中的作为栅介质层的二氧化硅在较薄的情况下，容易被击穿或遂穿，使得泄露的电量大。因此，亟需一种能够在较薄的情况下仍然具有较好的防漏电性能的电器元件，以满足日益精细化的电子产品的需要。
【实用新型内容】
[0003]为了克服现有技术的不足，本实用新型的目的在于提供一种具有良好的防漏电性能、能够提高器件运行速度的CMOS电路元件。
[0004]为解决上述问题，本实用新型所采用的技术方案如下:
[0005]一种CMOS电路元件，所述电路元件包括P型阱区、N型区、浅沟道隔离区、钨栅极、栅极绝缘层、氮化硅层以及磷硅玻璃层；
[0006]所述P型阱区为磷半导体，所述P型阱区上表面的中部设有一个凸台，所述P型阱区上表面在凸台两侧的区域各设有一个N型区；所述P型阱区上表面在两个N型区外侧的区域各设有一个浅沟道隔离区；
[0007]所述栅极绝缘层复合在钨栅极上，所述栅极绝缘层覆盖除钨栅极上表面以外的区域；所述钨栅极设置在凸台上；
[0008]所述N型区为氮半导体，所述N型区的高度与凸台的高度相同；
[0009]所述氮化硅层复合于覆盖氮化硅层上表面、浅沟道隔离区以及钨栅极侧面的栅极绝缘层的区域；所述氮化硅层的厚度与栅极绝缘层的厚度相同；
[0010]所述磷硅玻璃层复合于氮化硅层上；所述磷硅玻璃层上表面与钨栅极的上表面齐平;
[0011]所述栅极绝缘层为五氧化二铊制成的栅极绝缘层。
[0012]本实用新型中，优选的方案为位于N型区与浅沟道隔离区上方区域的氮化硅层的上表面与磷硅玻璃层的下表面复合；与栅极绝缘层复合的氮化硅层的侧面与磷硅玻璃层的侧表面复合。
[0013]本实用新型中，优选的方案为所述两个N型区分别构成CMOS电路元件的源极与漏极。
[0014]本实用新型中，优选的方案为所述两个N型区上各电性连接有一个引脚。
[0015]本实用新型中，优选的方案为所述钨栅极的上表面电性连接有一个引脚。
[0016]本实用新型中，优选的方案为所述浅沟道隔离区包括至少一条位于P型阱区上表面的沟槽。
[0017]本实用新型中，优选的方案为所述N型区为块状氮半导体，所述N型区为块状氮半导体。
[0018]本实用新型中，优选的方案为所述N型区为高掺杂的氮化物半导体。
[0019]相比现有技术，本实用新型的有益效果在于:采用上述结构的设计，在栅极上包覆栅极绝缘层，其中采用五氧化二铊制成的栅极绝缘层，能够更好地存储电荷，拥有较高的“k”值，能够在栅级和底层通道(即源极与漏极之间的区域)之间产生较高的场效应；可以大幅减少CMOS电器元件的漏电量；此外，钨栅极的低电阻率，能够有效的提高CMOS电器元件的运行速度；采用该结构的CMOS电器元件，能够适应现代技术电子产品精细化的需要，能够运用到各种电子设备中。
[0020]下面结合附图和【具体实施方式】对本实用新型作进一步详细说明。
【附图说明】
[0021]下面结合附图进一步阐明本实用新型实施例。
[0022]图1是实施例1的CMOS电路元件的结构示意图；
[0023]其中，1、P型阱区；2、N型区；3、浅沟道隔离区；4、氮化硅层；5、栅极绝缘层；6、钨栅极；7、磷硅玻璃层。
【具体实施方式】
[0024]实施例1
[0025]一种CMOS电路元件，所述电路元件包括P型阱区1、N型区2、浅沟道隔离区3、钨栅极6、栅极绝缘层、氮化硅层5以及磷硅玻璃层7 ;所述P型阱区为磷半导体，所述P型阱区上表面的中部设有一个凸台，所述P型阱区上表面在凸台两侧的区域各设有一个N型区；所述P型阱区上表面在两个N型区外侧的区域各设有一个浅沟道隔离区；所述栅极绝缘层复合在钨栅极上，所述栅极绝缘层覆盖除钨栅极上表面以外的区域；所述钨栅极设置在凸台上；所述N型区为氮半导体，所述N型区的高度与凸台的高度相同；所述氮化硅层复合于覆盖氮化硅层上表面、浅沟道隔离区以及钨栅极侧面的栅极绝缘层的区域；所述氮化硅层的厚度与栅极绝缘层的厚度相同；所述磷硅玻璃层复合于氮化硅层上；所述磷硅玻璃层上表面与钨栅极的上表面齐平；所述栅极绝缘层为五氧化二铊制成的栅极绝缘层。
[0026]采用上述结构的设计，在栅极上包覆栅极绝缘层，其中采用五氧化二铊制成的栅极绝缘层，能够更好地存储电荷，拥有较高的“k”值，能够在栅级和底层通道(即源极与漏极之间的区域)之间产生较高的场效应；可以大幅减少CMOS电器元件的漏电量；此外，钨栅极的低电阻率，能够有效的提高CMOS电器元件的运行速度；采用该结构的CMOS电器元件，能够适应现代技术电子产品精细化的需要，能够运用到各种电子设备中。
[0027]为了进一步增强电器元件的抗漏电性能，位于N型区与浅沟道隔离区上方区域的氮化硅层的上表面与磷硅玻璃层的下表面复合；与栅极绝缘层复合的氮化硅层的侧面与磷硅玻璃层的侧表面复合。
[0028]该CMOS电路元件中，所述两个N型区分别构成CMOS电路元件的源极与漏极。
[0029]为了便于该CMOS电路元件的应用，所述两个N型区上各电性连接有一个引脚；所述钨栅极的上表面电性连接有一个引脚。
[0030]该CMOS电路元件中，所述浅沟道隔离区包括至少一条位于P型阱区上表面的沟槽。
[0031]该CMOS电路元件中，所述N型区为块状氮半导体，所述N型区为块状氮半导体；其中的N型区可以为高掺杂的氮化物半导体。
[0032]上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。
【主权项】
1.一种CMOS电路元件，其特征在于:所述电路元件包括P型阱区、N型区、浅沟道隔离区、钨栅极、栅极绝缘层、氮化硅层以及磷硅玻璃层； 所述P型阱区为磷半导体，所述P型阱区上表面的中部设有一个凸台，所述P型阱区上表面在凸台两侧的区域各设有一个N型区；所述P型阱区上表面在两个N型区外侧的区域各设有一个浅沟道隔离区； 所述栅极绝缘层复合在钨栅极上，所述栅极绝缘层覆盖除钨栅极上表面以外的区域；所述钨栅极设置在凸台上； 所述N型区为氮半导体，所述N型区的高度与凸台的高度相同； 所述氮化硅层复合于覆盖氮化硅层上表面、浅沟道隔离区以及钨栅极侧面的栅极绝缘层的区域；所述氮化硅层的厚度与栅极绝缘层的厚度相同； 所述磷硅玻璃层复合于氮化硅层上；所述磷硅玻璃层上表面与钨栅极的上表面齐平； 所述栅极绝缘层为五氧化二铊制成的栅极绝缘层。2.根据权利要求1所述的CMOS电路元件，其特征在于:位于N型区与浅沟道隔离区上方区域的氮化硅层的上表面与磷硅玻璃层的下表面复合；与栅极绝缘层复合的氮化硅层的侧面与磷硅玻璃层的侧表面复合。3.根据权利要求1所述的CMOS电路元件，其特征在于:所述两个N型区分别构成CMOS电路元件的源极与漏极。4.根据权利要求1所述的CMOS电路元件，其特征在于:所述两个N型区上各电性连接有一个引脚。5.根据权利要求4所述的CMOS电路元件，其特征在于:所述钨栅极的上表面电性连接有一个引脚。6.根据权利要求1所述的CMOS电路元件，其特征在于:所述浅沟道隔离区包括至少一条位于P型阱区上表面的沟槽。7.根据权利要求1所述的CMOS电路元件，其特征在于:所述N型区为块状氮半导体，所述N型区为块状氮半导体。8.根据权利要求1所述的CMOS电路元件，其特征在于:所述N型区为高掺杂的氮化物半导体。
【专利摘要】本实用新型涉及一种CMOS电路元件，所述电路元件，包括P型阱区、N型区、浅沟道隔离区、钨栅极、栅极绝缘层、氮化硅层以及磷硅玻璃层。本实用新型的CMOS电路元件，具有良好的防漏电性能、能够提高器件运行速度等优点。
【IPC分类】H01L27/092
【公开号】CN204905255
【申请号】CN201520748496
【发明人】陈国斌
【申请人】广东合科泰实业有限公司
【公开日】2015年12月23日
【申请日】2015年9月24日