半导体芯片版面结构的利记博彩app
【技术领域】
[0001]本实用新型涉及一种新型的半导体芯片版面结构，应用在集成电路或分立器件芯片制造技术领域。
【背景技术】
[0002]在生产半导体功率器件时，频率特性fT与击穿特性BV _是相互制约的一对参数。功率器件要想获得很高的特征频率，主要通过减小基区宽度、降低集电区电阻率和厚度来实现，但这些措施会降低击穿特性BVero的典型值。
【发明内容】
[0003]本实用新型的目的在于克服上述不足，提供一种半导体芯片版面结构，可以生产出特征频率与击穿电压都很高的半导体功率器件芯片。
[0004]本实用新型的目的是这样实现的:一种半导体芯片版面结构，它包括GR环掺杂区、基区掺杂区和发射区掺杂区，所述GR环掺杂区位于基区掺杂区的外围，且两者紧密相连，所述发射区掺杂区位于基区掺杂区内部，所述GR环掺杂区的结深大于基区掺杂区的结深。
[0005]所述GR环掺杂区的结深为15 μ m，基区掺杂区的结深为5 μ m，发射区掺杂区结深为 2 μ??ο
[0006]与现有技术相比，本实用新型的有益效果是:
[0007]本实用新型一种新型半导体芯片版面结构，其“GR环”结深设计的较深，以提高击穿电压BVcto典型值；同时基区结深设计的比较浅，基区宽度较小，可以得到较理想的高频性能。
【附图说明】
[0008]图1为本实用新型的结构示意图。
[0009]其中:
[0010]GR环掺杂区I
[0011]基区掺杂区2
[0012]发射区惨杂区3。
【具体实施方式】
[0013]参见图1，本实用新型涉及一种半导体芯片版面结构，包括GR环掺杂区1、基区掺杂区2和发射区掺杂区3，所述GR环掺杂区I位于基区掺杂区2的外围，且两者紧密相连，所述发射区掺杂区3位于基区掺杂区2内部。
[0014]具体实现步骤如下:
[0015]步骤一:在基区外围设计一 “GR环掺杂区⑴”，其与基区相连，在GR环掺杂区⑴掺杂浓硼并扩散，结深到15 μ m左右；
[0016]步骤二:对基区掺杂区⑵进行掺杂淡硼并扩散，结深\达到5 μπι左右；
[0017]步骤三:对发射区掺杂区(3)进行掺磷并扩散，结深Xj达到2 μ m左右。
【主权项】
1.一种半导体芯片版面结构，其特征在于它包括GR环掺杂区(1)、基区掺杂区(2)和发射区掺杂区(3)，所述GR环掺杂区(I)位于基区掺杂区(2)的外围，且两者紧密相连，所述发射区掺杂区(3)位于基区掺杂区(2)内部，所述GR环掺杂区(I)的结深大于基区掺杂区(2)的结深。2.根据权利要求1所述的一种半导体芯片版面结构，其特征在于所述GR环掺杂区(I)的结深为15 μ m，基区掺杂区(2 )的结深为5 μ m，发射区掺杂区(3 )结深为2 μ m。
【专利摘要】本实用新型涉及一种半导体芯片版面结构，其特征在于它包括GR环掺杂区（1）、基区掺杂区（2）和发射区掺杂区（3），所述GR环掺杂区（1）位于基区掺杂区（2）的外围，且两者紧密相连，所述发射区掺杂区（3）位于基区掺杂区（2）内部，所述GR环掺杂区（1）的结深大于基区掺杂区（2）的结深。本实用新型一种新型半导体芯片版面结构，其“GR环”结深设计的较深，以提高击穿电压BVCBO典型值；同时基区结深设计的比较浅，基区宽度较小，可以得到较理想的高频性能。
【IPC分类】H01L29/73, H01L29/06
【公开号】CN204632763
【申请号】CN201520279362
【发明人】王金富, 沈晓东, 王文源, 叶新民
【申请人】江阴新顺微电子有限公司
【公开日】2015年9月9日
【申请日】2015年5月4日