防漏电的功率器件的利记博彩app
【技术领域】
[0001]本实用新型涉及一种半导体集成电路，尤其涉及一种防漏电的功率器件。
【背景技术】
[0002]栅极工艺在半导体行业中要求沉积质量非常高，尤其在大功率半导体器件中，栅极质量的好坏决定了整个产品的性能及可靠性。
[0003]现有的功率器件IGBT、VDMOS产品栅工艺结构都是传统的结构如图1所示，在多晶硅，栅刻蚀工艺中，会在多晶硅与栅接触的角落形成空洞，在高温老化试验中，这点是电场最集中的环节，相对比较薄弱，漏电相比其他地方会增大，最终栅极失效。
【实用新型内容】
[0004]本实用新型要解决的技术问题是:为了解决上述的问题，本实用新型提供一种防漏电的功率器件及其制造方法来解决上述问题。
[0005]本实用新型解决其技术问题所采用的技术方案是:一种具有防漏电的功率器件，包括芯片和由芯片表面自下而上的栅氧化层、绝缘层、电极及金属层，所述的电极的左侧设置栅氧化层和绝缘层，所述的电极的右侧也设置栅氧化层和绝缘层，栅氧化层和绝缘层之间设有多晶硅层，绝缘层将栅氧化层与电极隔开，左侧的栅氧化层和多晶硅层与左侧的绝缘层接触的一侧具有第一 SIN侧墙，右侧的栅氧化层和多晶硅层与右侧的绝缘层接触的一侧具有第二 SIN侧墙。
[0006]所述的芯片从背面到正面依次为集电区、漂移区、阱区、第一发射极和第二发射极，所述的第一发射极和第二发射极设置在阱区内且相互隔开。
[0007]左侧的栅氧化层与漂移区、阱区、第一发射极部分相连，右侧的栅氧化层与漂移区、阱区、第二发射极部分相连。
[0008]本实用新型的有益效果是，本实用新型沉积一层SIN薄膜，利用集成电路中的SP埃CER工艺，形成SIN侧墙，用于填补传统工艺刻蚀中形成的空洞，可以对IGBT、VDMOS栅极起到一个很好的保护作用，从而减小栅极在高压、大电流下的漏电，提高产品可靠性。
【附图说明】
[0009]下面结合附图和实施例对本实用新型进一步说明。
[0010]图1是传统的功率器件的结构示意图；
[0011]图2是本发防漏电的功率器件最优实施例的结构示意图。
[0012]图中集电区1，漂移区2，阱区3，第一发射极4，第二发射极5，电极6，金属层7，栅氧化层8，绝缘层9，多晶硅层10，第一 SIN侧墙11，第二 SIN侧墙12。
【具体实施方式】
[0013]现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
[0014]如图2所示，本实用新型具有防漏电的功率器件，一种具有防漏电的功率器件，包括芯片和由芯片表面自下而上的栅氧化层8、绝缘层9、电极6及金属层7，电极6的左侧设置栅氧化层8和绝缘层9，电极6的右侧也设置栅氧化层8和绝缘层9，栅氧化层8和绝缘层9之间设有多晶硅层10，绝缘层9将栅氧化层8与电极6隔开，左侧的栅氧化层8和多晶硅层10与左侧的绝缘层9接触的一侧具有第一 SIN侧墙11，右侧的栅氧化层8和多晶硅层10与右侧的绝缘层9接触的一侧具有第二 SIN侧墙12。芯片从背面到正面依次为集电区
1、漂移区2、阱区3、第一发射极4和第二发射极5，第一发射极4和第二发射极5设置在阱区3内且相互隔开。左侧的栅氧化层8与漂移区2、阱区3、第一发射极4部分相连，右侧的栅氧化层8与漂移区2、阱区3、第二发射极5部分相连。
[0015]一种具有防漏电的功率器件的制造方法，步骤如下，
[0016]a、在芯片表面沉积均匀的栅氧化层8 ;具体工作温度为900°C，在N2保护下沉积80分钟，沉积的栅氧化层8的厚度为IlOOum ；
[0017]b、栅氧化层8的表面沉积多晶硅层10 ;利用LPCVD沉积7500埃的多晶硅层10 ;步骤b中利用LPCVD沉积厚度为7500埃的多晶硅层10 ；
[0018]C、多晶硅层10经过干法刻蚀，留出多晶硅窗口，
[0019]d、左侧的多晶硅层10的表面和右侧多晶硅层10的表面沉积均匀的第一 SIN薄膜和第二 SIN薄膜，第一 SIN薄膜和第二 SIN薄膜采用PECVD或HPCVD沉积形成；
[0020]e、第一 SIN薄膜和第二 SIN薄膜经过干法刻蚀，形成第一 SIN侧墙10和第二 SIN侧墙11，利用刻蚀机P5000刻蚀厚度为2000埃的第一 SIN侧墙10和第二 SIN侧墙11，
[0021]f、第一 SIN侧墙10与第二 SIN侧墙11通过湿法腐蚀之前工艺中残留的栅氧。
[0022]以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
【主权项】
1.一种具有防漏电的功率器件，其特征是:包括芯片和由芯片表面自下而上的栅氧化层(8)、绝缘层(9)、电极(6)及金属层(7)，所述的电极￠)的左侧设置栅氧化层(8)和绝缘层(9)，所述的电极￠)的右侧也设置栅氧化层(8)和绝缘层(9)，栅氧化层(8)和绝缘层(9)之间设有多晶硅层(10)，绝缘层(9)将栅氧化层(8)与电极(6)隔开，左侧的栅氧化层⑶和多晶硅层(10)与左侧的绝缘层(9)接触的一侧具有第一 SIN侧墙(11)，右侧的栅氧化层(8)和多晶硅层(10)与右侧的绝缘层(9)接触的一侧具有第二 SIN侧墙(12)。
2.如权利要求1所述的具有防漏电的功率器件，其特征是:所述的芯片从背面到正面依次为集电区(I)、漂移区(2)、阱区(3)、第一发射极(4)和第二发射极(5)，所述的第一发射极(4)和第二发射极(5)设置在阱区(3)内且相互隔开。
3.如权利要求2所述的具有防漏电的功率器件，其特征是:左侧的栅氧化层(8)与漂移区(2)、阱区(3)、第一发射极⑷部分相连，右侧的栅氧化层⑶与漂移区(2)、阱区(3)、第二发射极(5)部分相连。
【专利摘要】本实用新型涉及一种具有防漏电的功率器件，包括芯片和由芯片表面自下而上的栅氧化层、绝缘层、电极及金属层，所述的电极的左侧设置栅氧化层和绝缘层，所述的电极的右侧也设置栅氧化层和绝缘层，栅氧化层和绝缘层之间设有多晶硅层，绝缘层将栅氧化层与电极隔开，左侧的栅氧化层和多晶硅层与左侧的绝缘层接触的一侧具有第一SIN侧墙，右侧的栅氧化层和多晶硅层与右侧的绝缘层接触的一侧具有第二SIN侧墙。本实用新型沉积一层SIN薄膜，形成SIN侧墙，可以对IGBT、VDMOS栅极起到一个很好的保护作用，从而减小栅极在高压、大电流下的漏电，提高产品可靠性。
【IPC分类】H01L29-06, H01L29-423
【公开号】CN204424260
【申请号】CN201520070004
【发明人】郝建勇, 张志娟, 周炳
【申请人】苏州同冠微电子有限公司
【公开日】2015年6月24日
【申请日】2015年1月30日