显示装置的制造方法
【专利摘要】提供了一种显示装置，所述显示装置包括：多条信号线，形成在显示区域中；像素阵列，连接到多条信号线并包括以矩阵布置的多个像素；扫描驱动电路和数据驱动电路，形成在非显示区域中并电连接到多条信号线；虚设图案，在非显示区域中沿像素阵列的外部边界形成在邻近于像素阵列的位置。虚设图案被形成为在非显示区域中与位于像素阵列的边缘处的第一像素分隔开预定距离的位置与第一像素平行。
【专利说明】 曰f驻罢业不表直
[0001]与本申请一起提交的申请数据表中标明的国外或国内优先权声明所基于的任何和所有申请通过引用被包含于此。
[0002]本申请要求于2015年4月29日提交到韩国知识产权局的第10-2015-0060608号韩国专利申请的优先权和权益，该申请的全部内容通过引用包含于此。
技术领域
[0003]本公开涉及一种防止显示面板的外部边界区域劣化的显示装置。
【背景技术】
[0004]在显示装置的显示区域中，设置多条信号线和连接到多条信号线的多个像素。多条信号线包括传输扫描信号的扫描线、传输数据信号的数据线和传输驱动电压ELVDD的驱动电压线。扫描线通常形成为基本平行于行方向，数据线和驱动电压线通常形成为基本平行于列方向。
[0005]多条扫描线和多条数据线分别连接到位于显示区域外部的非显示区域中的扫描驱动电路和数据驱动电路，以分别施加有扫描信号和数据信号。在非显示区域中，电连接到多个数据驱动电路的输出端子的多个数据垫(pad，或称为“焊盘”)单元可以沿行方向布置，并且可以针对每个数据垫单元设置数据扇出单元以连接多个数据垫单元和多条数据线。
[0006]每个数据垫单元通常包括位于最外侧部分处的传输电压信号的虚设垫。多条驱动电压线连接到与数据扇出单元交叉同时与多个数据扇出单元绝缘的电压布线，连接虚设垫和电压布线的多条电压施加线通常位于虚设垫和电压布线之间。
[0007]在如上描述的显示装置中，每个像素在像素阵列的内部区域和外部边界区域中的图案密度通常彼此不同，并且在曝光工艺(诸如以光刻为例)过程中视觉光学影响范围(opticalinfluence range(光学影响范围))中的图案影响曝光现象，从而该区域中的图案密度会变化。此外，因为像素阵列图案密度是不均匀的，所以目标图案的临界尺寸偏差也是不均匀的。
[0008]在该背景部分中公开的上述信息仅用于增强对发明的背景的理解，因此它可能包含不构成对本领域普通技术人员而言在该国已知的现有技术的信息。
【发明内容】
[0009]已经做出了本公开，以致力于提供一种通过防止由于显示装置的像素阵列的内部和外部边界中的不同图案密度而产生的外部边界像素的布线的断开或暗点(darkspot)来改善屏幕均匀性的显示装置。
[0010]一个实施例提供一种显示装置，该显示装置包括:多条信号线，形成在显示区域中；像素阵列，连接到多条信号线，像素阵列包括多个像素;扫描驱动电路和数据驱动电路，位于非显示区域中并电连接到多条信号线;虚设图案，在非显示区域中沿像素阵列的外部边界形成在与像素阵列邻近的位置。
[0011]虚设图案可被形成为在非显示区域中与位于像素阵列的边缘处的第一像素分隔开预定距离的位置与第一像素的图案平行。
[0012]预定距离可以与两对邻近像素矩阵中的彼此邻近的像素图案之间的距离相同。
[0013]此外，虚设图案的厚度可以与两对像素矩阵中邻近的像素图案的厚度相同。
[0014]虚设图案可以包括:第一虚设图案，形成在像素阵列和扫描驱动电路之间的外部边界区域处;第二虚设图案，形成在像素阵列和数据驱动电路之间的外部边界处。
[0015]第一虚设图案和第二虚设图案可以形成在同一层上，或者第一虚设图案和第二虚设图案可以形成在不同的层上来以桥的形式彼此电连接。
[0016]第一虚设图案和第二虚设图案可以形成在显示装置中包括的有源层、栅极层和数据金属层中的任意一个中。
[0017]根据实施例，虚设图案中包括的布线的两端可以连接到接地布线或电源布线以用作静电屏蔽电路。静电二极管电路可以连接到虚设图案中包括的布线。
[0018]如上面描述的，根据各种实施例，虚设图案形成在像素阵列的外部边界区域中以使显示装置的像素阵列和其外部边界中的图案密度均匀，并且解决外部边界像素单元的布线的断开问题和污点现象，从而改善屏幕均匀性。
【附图说明】
[0019]图1是根据实施例的显示装置的示意图。
[0020]图2中的(a)和(b)示出与实施例比较的现有技术的显示装置。
[0021]图3中的(a)和(b)示出根据实施例的显示装置。
[0022]图4中的(a)和(b)示出根据另一实施例的显示装置。
[0023]图5至图7是示出形成有根据另一实施例的显示装置的虚设图案的示例的图。
[0024]图8是示出形成有根据另一实施例的显示装置的虚设图案的另一示例的图。
【具体实施方式】
[0025]在下文中将参照示出特定实施例的附图对本公开进行更充分地描述。如本领域技术人员将认识到的，在不脱离本发明的精神或范围的情况下，所描述的实施例可以以各种方式修改。
[0026]在附图中，为了清楚，可以夸大层、膜、面板、区域等的厚度。在整个说明书中，同样的附图标记通常表示同样的元件。将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
[0027]在说明书中，除非明确地给出相反描述，否则词语“包括”及其变型将被理解为意指包含所述元件但不排除任何其它元件。为了便于描述，任意示出了附图中示出的组件的尺寸和厚度，从而本公开不限于示出的尺寸和厚度。
[0028]图1是根据实施例的显示装置的示意图。
[0029]参照图1，根据实施例的显示装置200例如是有机发光装置并且包括显示区域DA和位于显示区域DA外部的非显示区域。在显示区域DA中，形成多条信号线和连接到多条信号线的多个像素PX。多个像素可以基本以矩阵布置。多个像素PX的布置被称作“像素阵列”。
[0030]多条信号线包括传输扫描信号的扫描线101、传输数据信号的数据线102以及传输驱动电压(ELVDD)的驱动电压线103。扫描线101形成为基本平行于行方向，数据线102和驱动电压线103形成为基本平行于列方向。
[0031]尽管未示出构造像素阵列的像素，但是像素可以包括开关薄膜晶体管、驱动薄膜晶体管、电容器和有机发光二极管(OLED)，如果需要，可以增加单独的薄膜晶体管和单独的电容器。此外，位于左侧和右侧处的相邻像素可以构造为彼此两侧对称，但像素结构不限于此。
[0032]非显示区域包括相对于像素区域沿水平方向和竖直方向分开的第一区域AlO和第二区域A20。
[0033]第一区域AlO是在像素区域的外部边界处沿着水平方向设置的非显示区域，并且在第一区域AlO中，形成电连接到数据驱动电路(未示出)的输出端子的数据垫单元110。数据驱动电路可以安装在诸如以薄膜覆晶(chip on film)为例的单独的半导体芯片封装件上，或者可以直接安装在第一区域AlO上。数据垫单元110包括多个数据垫111和多条数据线102。
[0034]连接多个数据垫111和多条数据线102的数据扇出单元120形成在多个数据垫111和多条数据线102之间。数据扇出单元120将从数据驱动电路(未示出)输出的模拟数据信号传输到多条数据线102。数据扇出单元120可以包括与多个数据垫111接触并且笔直地形成的笔直部分121以及与多条数据线102接触并且倾斜地形成的倾斜部分122。
[0035]在第一区域AlO中，设置多个数据垫单元110和多个数据扇出单元120。多个数据垫单元110和多个数据扇出单元120沿行方向布置。此外，电压布线130形成在多个数据扇出单元120上以与数据扇出单元交叉。电压布线130是单一布线，形成为与行方向平行并且连接到多条驱动电压线103。
[0036]连接数据垫单元110和电压布线130的电压施加线131形成在数据垫单元110和电压布线130之间。电压布线130和电压施加线131通过未示出的绝缘层与多个数据扇出单元120绝缘。电压施加线131用于将从数据驱动电路输出的驱动电压(ELVDD)信号传输到电压布线130和多条驱动电压线103。
[0037]第二区域A20是在像素区域的外部边界处沿着竖直方向设置的非显示区域，并且在第二区域A20中，形成电连接到扫描驱动电路(未示出)的输出端子的扫描垫单元140ο扫描驱动电路可以安装在诸如以薄膜覆晶为例的单独的半导体芯片封装件上，或者可以直接安装在第二区域A20上。多条扫描线101扩展至扫描垫单元140以连接到扫描垫单元140并施加有从扫描驱动电路输出的扫描信号。
[0038]在图1中，尽管示出了扫描垫单元140形成在与显示区域DA的左侧接触的第二区域A20中的示例，但是在其它实施例中扫描垫单元140可以形成在第一区域AlO中。非显示区域也还可以包括与显示区域DA的右侧接触的第三区域，并且扫描垫单元140可以形成在第二区域A20和第三区域二者中。
[0039]此外，在作为非显示区域的第一区域AlO和第二区域A20中的至少一个中，形成与像素阵列的最外侧图案邻近的虚设图案的虚设布线150和151(在下文中，被称作“虚设图案”)。虚设图案150和151可以由单个图案或者两个或更多个或多个图案构造，并且可以形成为与像素阵列的最外侧图案平行且距像素阵列的最外侧图案预定距离。
[0040]此外，尽管未示出虚设图案，但是虚设图案同时形成在第一区域AlO和第二区域A20中并且可以使用桥布线连接法(bridge wiring connect1n method)来彼此连接。此夕卜，虚设图案的布线连接到接地布线GROUND或者电源线ELVDD或ELVSS以用作静电屏蔽电路。
[0041 ]在下文中，将参照图2至图4更详细地描述显示装置的构造。
[0042]图2是与实施例比较的普通显示装置的部分放大图。
[0043]参照图2中的(a)和(b)，在普通显示装置的像素阵列中，在第一像素B1的外侧图案的厚度CU和与第一像素B1的外侧图案对应的第二像素B2或第三像素B3中的图案的厚度d2或d3之间存在显著偏差。例如，参照图2中示出的像素阵列，当形成在第二像素B2或第三像素B3中的外侧处的图案的厚度d2或d3为大约1.7μπι时，形成在与第一像素B1的外侧对应的位置中的图案的厚度di为大约1.Ιμπι，从而确认厚度减小了大约0.6μηι并且误差近似为30%。
[0044]在这种情况下，例如，图2中示出的像素的图案可以是有机发光装置的半导体层。
[0045]在图2中示出的普通显示装置中，每个像素在内部区域和外部边界区域中的图案密度彼此不同，并且在曝光工艺(光刻)过程中视觉影响范围(光学影响范围)中的图案影响曝光现象，从而根据不同图案密度的显影溶液的浓度的偏差会导致图案的临界尺寸的偏差。因为像素阵列图案密度是不均匀的，所以目标图案的临界尺寸偏差也是不均匀的。图案的临界尺寸的不均匀性会导致图案的断开和暗点。
[0046]因此，当在像素阵列的外部边界区域中，虚设像素另外地设置在大约30μπι或更大的空间中时，有效地使外部边界区域的图案密度与像素阵列中的密度相同并且可以使图案之间的临界尺寸偏差最小化。
[0047]作为用于解决上述问题的示例，已经提出了在像素阵列的外部边界区域处用多个子像素设计虚设像素的方法。然而，根据此方法，可防止显示区域DA中的临界尺寸偏差，但不期望地增大了非显示区域的面积。例如，当虚设像素在像素阵列的外部边界处另外地形成在近似30μπι或更大的空间中时，有效地使像素阵列中的图案密度均匀。然而，在小尺寸或中尺寸OLED产品中，不设计虚设像素。因此，当存在虚设像素时，非显示区域增大或者针对驱动电路设计的空间减小，这在设计高分辨率产品时产生限制。
[0048]因此，本公开提出了在形成有像素阵列的显示区域DA的外部边界侧中形成虚设图案以使显示区域的像素阵列的图案密度均匀的方法。
[0049]图3中的(a)和(b)示出根据实施例的有机发光装置。
[0050]在图3中的(a)中示出的有机发光装置中，当将包括其中形成有多条信号线和多个像素的显示区域DA的一部分和非显示区域的一部分的外部边界区域B夸大时，可以确认图3中的(b)中示出的图案化结构。
[0051]参照图3中的(b)，形成在显示区域DA中的像素阵列形成为使得第一像素B1和第二像素B2彼此两侧对称。此外，尽管未示出，但是在显示区域DA中，邻近于第二像素出的第三像素B3和第四像素B4彼此两侧对称，并且重复地形成具有彼此两侧对称的相同图案的像素阵列。即，两个邻近像素形成一对像素阵列，并且多对像素阵列形成为在显示区域DA中重复地布置。
[0052]在这种情况下，为了更好的理解和便于描述，假定第一像素仏表示多个像素中的位于显示区域DA的边缘处的任意一个。
[0053]此外，虚设图案B1形成在作为形成有像素阵列的显示区域DA的外部边界区域的非显示区域中。
[0054]虚设图案队是单一图案，并且在非显示区域的第二区域A20中与第一像素B1分隔开预定距离D’的位置处，在竖直方向上形成以平行于第一像素仏的最外侧图案。
[0055]预定距离D’被构造为沿着由像素阵列对(例如，第一像素和第二像素，该像素阵列对与虚设图案相邻)和邻近于该像素阵列对(第一像素和第二像素)的下一像素阵列对在竖直方向上形成的参考线，与包括第二像素B2和第三像素B3之间的参考线的布线距离D相同。
[0056]此外，虚设图案布线的厚度CU也可以被构造为相对于像素之间的参考线与第二像素出的布线厚度d2或第三像素B3的布线厚度d3相同。在一些情况下，考虑到图案密度效果，为了使虚设图案布线稳定地图案化，虚设图案布线可以设计为具有比第二像素出的布线厚度山或第三像素B3的布线厚度d3大的厚度di。
[0057]如上面描述的，确认的是，由于在竖直方向上在作为非显示区域的第二区域A20中形成的虚设图案队，所以与形成在第二像素B2或第三像素B3的相应位置中的图案的厚度d2或d3相比，形成在第一像素B1的外部边界区域处的图案的厚度Cl1具有预定的误差范围。
[0058]例如，参照图3中的(b)中示出的像素阵列，当形成在第二像素B2或第三像素B3中的外部边界侧处的图案的厚度d2或d3为大约1.7μπι时，形成在第一像素B1中的外部边界侧处的相应位置中的图案的厚度Cl1为大约1.65μπι，这减小了大约0.05μπι并且误差为大约3%或更小。曝光工艺主要受像素阵列图案之间最邻近的第一邻近图案的存在的影响，从而图案的临界尺寸偏差可以根据最邻近图案的图案密度来仅通过形成虚设图案而减小。
[0059]图4中的(a)和(b)示出根据另一实施例的有机发光装置。
[0060]将形成在图4中的(a)中示出的显示区域DA中的像素阵列形成为如图4中的(b)所示，第一像素B1和第二像素B2彼此两侧对称，尽管未示出，但是邻近于第二像素出的第三像素B3和第四像素B4形成为彼此两侧对称。如上面描述的，重复地形成具有相同的两侧对称图案的像素以构造像素阵列。
[0061]在邻近于显示区域DA的非显示区域中的第二区域A20中，可以形成根据另一实施例的多个虚设图案B」。构成多个虚设图案的每个虚设图案可以定位成与位于第一像素仏的外部边界区域中的图案平行。
[0062]多个虚设图案中的靠近第一像素B1的虚设图案Bjl形成在与第一像素扮分隔开预定距离D’的位置中，并且预定距离D’可以被构造为与包括像素阵列的参考线的第二像素B2和第三像素B3之间的距离D相同。此外，构成多个虚设图案&的虚设图案之间的距离可以以与预定距离D’相同的范围实现。
[0063]类似地，考虑到图案密度效果，虚设图案布线的宽度可以与第二像素出或第三像素B3的布线的宽度相同，或者可以设计为比第二像素出或第三像素B3的布线的宽度大。
[0064]如上面描述的，确认的是，由于多个虚设图案B」，所以与第二像素出或第三像素B3的相应位置中的图案的厚度(12或(13相比，形成在第一像素仏的外部边界区域处的图案的厚度CU具有预定的误差范围。
[0065]例如，参照图4中的(a)和(b)中示出的像素阵列，当形成在第二像素B2或第三像素B3中的外部边界侧处的图案的厚度d2或d3为大约1.7μπι时，形成在第一像素B1中的外部边界侧处的相应位置中的图案的厚度ch为大约1.63ym，这减小了大约0.07μπι并且误差为大约4%或更小。
[0066]因此，根据实施例，虚设图案根据像素阵列图案形成在显示区域DA的外部边界处，使得在显示区域DA中和在显示区域DA的外部边界处的非均匀图案阈值偏差的程度可以减小。此外，与图2中的(a)和(b)中示出的普通有机发光装置相比，多个虚设像素另外地形成在非显示区域中以使图案密度均匀，从而防止非显示区域增大。
[0067]图5至图7是示出形成有根据另一实施例的有机发光装置的虚设图案的示例的图。
[0068]参照图5，在根据另一实施例的有机发光装置中，邻近于像素阵列的竖直虚设图案150增加到像素阵列的外部边界区域的有源层(ACT层)。有源层中的虚设图案的示例可以是附加的有源布线。
[0069]尽管未示出，但是竖直虚设图案在形成有像素阵列的显示区域DA和形成在非显示区域中的驱动电路之间形成在与第一像素(位于像素阵列的最外侧部分)邻近的位置中。
[0070]参照图6，邻近于像素阵列的水平虚设图案151增加到有机发光显示装置的像素阵列的外部边界区域的栅极层(GAT层)。栅极层中的虚设图案的示例可以是附加的栅极布线。
[0071]S卩，根据另一实施例，类似于附加的有源布线或附加的栅极布线，布线型的虚设图案增加到有机发光装置中的每个必要层，从而提高像素阵列图案的临界尺寸偏差的校正效果。此外，尽管在图5中未示出，但是对于每个层的虚设图案可以由信号布线或多条布线构造。
[0072]参照图7，在竖直方向和水平方向上形成的虚设图案150和151在形成像素阵列的显示区域DA的外部边界处通过单层连接，以围绕像素阵列的外部边界。例如，附加的有源布线和附加的栅极布线通过单层连接，从而用竖直虚设图案150和水平虚设图案151沿像素阵列的整个外部边界围绕。在这种情况下，附加的有源布线与附加的栅极布线叠置的区域Tr可以利用晶体管形成。
[0073]如图7所示，形成被形成为围绕像素阵列的整个外部边界的虚设图案，S卩，竖直虚设图案150形成在像素阵列区域的外侧和扫描垫单元140的内侧之间。相反，水平虚设图案151形成在像素阵列区域的外侧和数据垫单元110/数据扇出单元120的内侧之间。
[0074]图8是示出形成有根据另一实施例的有机发光装置的虚设图案的另一示例的图。
[0075]参照图8，在像素阵列的外部边界区域中竖直虚设图案150与水平虚设图案151叠置的区域被构造为具有桥形，使得虚设图案可以围绕像素阵列的整个外部边界。
[0076]具体地讲，附加的有源布线由虚线布线构造，形成在不同层上的虚设图案150和151利用形成在附加的有源布线中的接触孔(CNT) 152和数据金属元件153电连接。此外，作为形成有虚设图案的层，可以以有源层、栅极层或数据金属层作为示例。
[0077]以桥的形式形成为围绕像素阵列区域的外部边界的虚设图案的两端连接到接地布线或者电源布线ELVDD或ELVSS以用作静电屏蔽电路。例如，当虚设图案的布线连接到ELVDD电源时，布线重复地连接到每个像素单元以有助于构成ELVDD电源网，从而减小ELVDD布线电阻并且使电源电压均匀。
[0078]此外，如图7中所示，在根据普通布线连接的虚设图案中，即使晶体管形成在布线之间的连接部分处，布线节点的两端也绑定为接地以减小电流移动的影响，从而实现静电防止功能。
[0079]尽管未示出，但是静电二极管电路连接到构成虚设图案的布线以使用虚设图案作为静电防止电路的一部分。
[0080]当根据另一实施例设计附加的布线时，布线可以由近似Ιμπι至1.5μπι的细布线图案构造，并且也可以使用各种布线组合。布线图案可以利用具有散射条(其作为虚设图案围绕主图案)的光掩模来形成以补偿光学密度，从而校正图案的临界尺寸偏差。
[0081]可选地，根据另一实施例，独立于像素阵列的外部边界处的虚设图案，附加的虚设图案可以由诸如虚线或简单的四边形的重复图案来构造。
[0082]尽管已经结合特定的实施例对本公开进行了描述，但将要理解的是，发明不限于公开的实施例，而相反，发明意图覆盖包括在权利要求的精神和范围内的各种修改和等同布置。
【主权项】
1.一种显示装置，所述显示装置包括: 多条信号线，形成在显示区域中； 像素阵列，连接到所述多条信号线，所述像素阵列包括多个像素； 扫描驱动电路和数据驱动电路，位于非显示区域中并电连接到所述多条信号线；以及虚设图案，在所述非显示区域中沿所述像素阵列的外部边界形成在与所述像素阵列邻近的位置， 其中，所述虚设图案被形成为在所述非显示区域中与位于所述像素阵列的边缘处的第一像素分隔开预定距离的位置与所述第一像素平行。2.根据权利要求1所述的显示装置，其中: 所述预定距离与两对邻近像素阵列中的彼此邻近的像素图案之间的距离相同。3.根据权利要求1所述的显示装置，其中: 所述虚设图案的厚度与两对像素阵列中邻近的像素图案的厚度相同。4.根据权利要求1所述的显示装置，其中: 所述虚设图案包括:第一虚设图案，形成在所述像素阵列和所述扫描驱动电路之间的外部边界区域处;第二虚设图案，形成在所述像素阵列和所述数据驱动电路之间的外部边界处。5.根据权利要求4所述的显示装置，其中: 所述第一虚设图案和所述第二虚设图案形成在同一层上。6.根据权利要求4所述的显示装置，其中: 所述第一虚设图案和所述第二虚设图案形成在不同的层上来以桥的形式彼此电连接。7.根据权利要求5所述的显示装置，其中: 所述第一虚设图案和所述第二虚设图案形成在所述显示装置中包括的有源层、栅极层和数据金属层中的任意一个中。8.根据权利要求6所述的显示装置，其中: 所述第一虚设图案和所述第二虚设图案形成在所述显示装置中包括的有源层、栅极层和数据金属层中的任意一个中。9.根据权利要求1所述的显示装置，其中: 所述虚设图案中包括的布线的两端连接到接地布线或电源布线以用作静电屏蔽电路。10.根据权利要求1所述的显示装置，其中: 静电二极管电路连接到所述虚设图案中包括的布线。
【文档编号】G09G3/3225GK106098727SQ201610251500
【公开日】2016年11月9日
【申请日】2016年4月21日 公开号201610251500.1, CN 106098727 A, CN 106098727A, CN 201610251500, CN-A-106098727, CN106098727 A, CN106098727A, CN201610251500, CN201610251500.1
【发明人】金泰俊, 金星恩, 洪敏钟
【申请人】三星显示有限公司