掺杂TiO₂的环形压敏电阻的制备方法

掺杂TiO₂的环形压敏电阻的制备方法
【专利摘要】本发明公开了掺杂TiO2的环形压敏电阻的制备方法，所述的压敏电阻的制备步骤如下：1)、按照要求选取配料中的各种掺杂剂成分，采用行星式球磨使其充分混合均匀，2)、将纳米级的TiO2同分散剂混合，搅拌均匀，3)、将上述得到的掺杂剂混合物与TiO2混合物放入坩埚中进行干燥，并加入粘合剂进行造粒，成型，4)、将得到的成型片进行排胶、烧结，得到环形电阻基体，5)、在环形电阻基体的端面或侧面加工出凹槽，并在相邻凹槽之间覆盖金属电极即可。本发明可以获得不同电压范围的高压环形压敏电阻器，采用本发明可完全避免多层电极之间的错位，提高产品的外观质量，生产稳定性较好，制备工艺简单，能耗较低，安全可靠。
【专利说明】
掺杂T12的环形压敏电阻的制备方法
技术领域
[0001]本发明涉及一种压敏电阻，尤其涉及掺杂T12的环形压敏电阻的制备方法。
【背景技术】
[0002]微电机在运行过程中会产生电火花，对微电机本身产生破坏，并对周围环境造成电磁污染，在微电机内部使用环形压敏电阻器，可以有效抑制电火花的产生，从而增加微电机的安全性，保护环境，一般用于微型直流有刷电机上消噪的多电极压敏电阻器通常是由环形压敏电阻陶瓷基体和金属电极构成，现有的压敏电阻制备工艺复杂，生产成本较高，而且由于其半导化是在高温还原性气氛中实现的，所以在空气中长期使用易发生老化而使性能蜕变，尤其限制了其在高压条件下的使用寿命，若能用纳米级粉料来替代，将会提高和改善ZnO压敏电阻的各项性能，使其能适应多领域应用的需要。但是掺杂纳米级粉料存在一个难题，这就是很难使其与其他粉料分散均匀。

【发明内容】

[0003]本发明的主要目的在于针对现有技术存在的制备工艺复杂，生产成本较高，使用寿命短等问题，而提出掺杂T12的环形压敏电阻的制备方法。
[0004]为了达到上述目的，本发明的技术方案如下:
[0005]本发明所涉及的压敏电阻的制备步骤如下:
[0006]I)、按照要求选取配料中的各种掺杂剂成分，采用行星式球磨使其充分混合均匀；
[0007]2)、将纳米级的T12同分散剂混合，搅拌均匀；
[0008]3)、将上述得到的掺杂剂混合物与T12混合物放入坩埚中进行干燥，并加入粘合剂进行造粒，成型；
[0009]4)、将得到的成型片进行排胶、烧结，得到环形电阻基体；
[0010]5)、在环形电阻基体的端面或侧面加工出凹槽，并在相邻凹槽之间覆盖金属电极即可。
[0011]所述的行星式球磨条件为以180-240r/min的速度球磨3_5h。
[0012]所述的干燥条件为100-120°C下干燥12_16h。
[0013]所述的排胶条件为在350-650°C下保温2_4h进行。
[0014]所述的烧结条件为在1200-1500°C下烧结l_3h。
[0015]本发明的有益效果在于:本发明可以获得不同电压范围的高压环形压敏电阻器，采用本发明可完全避免多层电极之间的错位，提高产品的外观质量，生产稳定性较好，制备工艺简单，能耗较低，安全可靠。
【具体实施方式】
[0016]下面将结合具体实施例来对本发明做进一步说明:
[0017]本发明所涉及的压敏电阻的制备步骤如下:
[0018]I)、按照要求选取配料中的各种掺杂剂成分，以180-240r/min的速度行星式球磨
3-5h使其充分混合均匀；
[0019]2)、将纳米级的T12同分散剂混合，搅拌均匀；
[0020]3)、将上述得到的掺杂剂混合物与T12混合物放入坩埚中在100-120°C下干燥12-16h，并加入粘合剂进行造粒，成型；
[0021]4)、将得到的成型片在350-650°C下保温2-4h进行进行排胶、并在1200-1500°C下烧结l_3h，得到环形电阻基体；
[0022]5)、在环形电阻基体的端面或侧面加工出凹槽，并在相邻凹槽之间覆盖金属电极即可。
[0023]由上述实施例可以看出:本发明可以获得不同电压范围的高压环形压敏电阻器，采用本发明可完全避免多层电极之间的错位，提高产品的外观质量，生产稳定性较好，制备工艺简单，能耗较低，安全可靠。
【主权项】
1.掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的压敏电阻的制备步骤如下: 1)、按照要求选取配料中的各种掺杂剂成分，采用行星式球磨使其充分混合均匀； 2)、将纳米级的T12同分散剂混合，搅拌均匀； 3)、将上述得到的掺杂剂混合物与T12混合物放入坩埚中进行干燥，并加入粘合剂进行造粒，成型； 4)、将得到的成型片进行排胶、烧结，得到环形电阻基体； 5)、在环形电阻基体的端面或侧面加工出凹槽，并在相邻凹槽之间覆盖金属电极即可。2.根据权利要求1所述的掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的行星式球磨条件为以180-240r/min的速度球磨3_5h。3.根据权利要求1所述的掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的干燥条件为100-120°C下干燥12-16h。4.根据权利要求1所述的掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的排胶条件为在350-650°C下保温2-4h进行。5.根据权利要求1所述的掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的烧结条件为在1200-1500°C下烧结l_3h。6.根据权利要求1所述的掺杂T12的环形压敏电阻的制备方法，其特征在于:所述的T12在放入坩埚前必须先同分散剂混合均匀。
【文档编号】H01C17/30GK106067355SQ201410632518
【公开日】2016年11月2日
【申请日】2014年11月11日 公开号201410632518.7, CN 106067355 A, CN 106067355A, CN 201410632518, CN-A-106067355, CN106067355 A, CN106067355A, CN201410632518, CN201410632518.7
【发明人】闫宁
【申请人】西安立伟电子科技有限责任公司