半导体封装和相关制造方法
【专利摘要】本文中描述具有绝缘层的半导体封装和其制造方法，其中半导体封装包含：裸片垫；多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线部分，且其中至少一个引线进一步包括迹线部分；芯片，其安置于所述裸片垫上且电连接到所述引线；封胶胶材，其囊封所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露；以及绝缘层，其覆盖所述迹线部分的所述第一表面。
【专利说明】
半导体封装和相关制造方法
技术领域
[0001]本发明大体上涉及四边扁平无引线(quad flat no_lead，QFN)半导体封装，且更明确地说，涉及具有绝缘层的QFN半导体封装和其制造方法。
【背景技术】
[0002]QFN封装为具有短信号迹线的半导体装置封装类型。短信号迹线可允许快速信号传输速度。因此，QFN封装适合于运用高频传输(例如，经由RF频宽的高频传输)的芯片封装。本发明中描述改善型QFN半导体封装。
【发明内容】
[0003]本发明是有关于具有绝缘层的QFN半导体封装和其制造方法。
[0004]本发明的一个方面涉及半导体封装。在一个实施例中，一种半导体封装包括:裸片垫;多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线部分，且其中至少一个引线进一步包括迹线部分;芯片，其安置于所述裸片垫上且电连接到所述引线中的若干者;封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露；和绝缘层，其覆盖所述迹线部分的所述第一表面。所述外部引线部分可从所述封胶胶材的底部凸起。
[0005]在另一实施例中，一种半导体封装包括:裸片垫;多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线表面，且其中至少一个引线进一步包括迹线部分;芯片，其安置于所述裸片垫上且电连接到所述引线;封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线表面和所述迹线部分的第一表面从所述封胶胶材暴露;和绝缘层，其覆盖所述迹线部分的所述第一表面。所述外部引线表面可与所述封胶胶材的底部实质上共平面。
[0006]本发明的另一方面涉及电子装置。在一个实施例中，一种电子装置包括:半导体封装，其包括:裸片垫;多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线部分，且其中至少一个引线进一步包括迹线部分;芯片，其安置于所述裸片垫上且电连接到所述引线；封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露;和绝缘层，其覆盖所述迹线部分的所述第一表面;其中所述外部引线部分从所述封胶胶材的底部凸起；和印刷电路板，其附接到所述半导体封装且电连接到所述半导体封装。
[0007]在另一实施例中，一种电子装置包括:半导体封装，其包括:裸片垫；多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线表面，且其中至少一个引线进一步包括迹线部分;芯片，其安置于所述裸片垫上且电连接到所述引线;封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线表面和所述迹线部分的第一表面从所述封胶胶材暴露;和绝缘层，其覆盖所述迹线部分的所述第一表面;其中所述外部引线表面为与所述封胶胶材的底部实质上共平面的经暴露表面;和印刷电路板，其附接到所述半导体封装且电连接到所述半导体封装。
[0008]本发明的另一方面涉及制造方法。在一个实施例中，一种制造半导体封装的方法包括:(I)提供包括裸片垫和多个引线的引线框架；(2)将芯片安置于所述裸片垫上；(3)将所述芯片电连接到所述引线框架；(4)形成封装所述芯片且部分地封装所述引线的封胶胶材；(5)蚀刻所述引线框架，使得所述引线中的每一者包括内部引线部分和外部引线部分，其中至少一个引线包括迹线部分，且所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露;和(6)在所述迹线部分的所述第一表面上形成绝缘层。所述外部引线部分可从所述封胶胶材的底部凸起。
[0009]在另一实施例中，一种制造半导体封装的方法包括:(I)提供包括裸片垫和多个引线的引线框架；(2)将芯片安置于所述裸片垫上；(3)将所述芯片电连接到所述引线框架；
(4)形成封装所述芯片且部分地封装所述引线的封胶胶材；(5)蚀刻所述引线框架，使得所述引线中的每一者包括内部引线部分和外部引线表面，其中至少一个引线包括迹线部分，且所述外部引线表面和所述迹线部分的第一表面从所述封胶胶材暴露;和(6)在所述迹线部分的所述第一表面上形成绝缘层。所述外部引线表面可与所述封胶胶材的底部实质上共平面。
[0010]也预期本发明的其它方面和实施例。前述
【发明内容】
和以下实施方式并不希望将本发明限于任何特定实施例，而是仅希望描述本发明的一些实施例。
【附图说明】
[0011]为了更好地理解本发明的一些实施例的本质和目标，将参考结合随附图式而采取的以下实施方式。在图式中，除非上下文另有明确规定，否则类似参考编号表示类似元件。
[0012]图1A为根据本发明的实施例的半导体封装的仰视平面图。
[0013]图1B为沿着图1A中的线Ι-Γ的横截面图。
[0014]图2A为图1B中的部分“B”的放大图。
[0015]图2B为图1A中的部分“A”或图2A中的部分“C"的仰视平面图。
[0016]图3A为图1B中的部分“B”的另一放大图。
[0017]图3B为图1A中的部分“A”或图3A中的部分“C"的另一仰视平面图。
[0018]图4A、4B、4C、4D和4E为根据本发明的实施例的展示制造半导体封装的方法的横截面图。
[0019]图5为根据本发明的实施例的包含半导体封装的电子装置的横截面侧视图。
[0020]图6A为根据本发明的实施例的半导体封装的仰视平面图。
[0021]图6B为根据本发明的实施例的半导体封装的横截面侧视图。
[0022]图7为图6B中的部分“D”的放大图。
[0023]图8为图7中的部分“E”的仰视平面图。
[0024]图9A、9B、9C、9D和9E为根据本发明的实施例的展示制造半导体封装的方法的横截面图。
[0025]图10为根据本发明的实施例的包含半导体封装的电子装置的横截面侧视图。【具体实施方式】
[0026]以下定义适用于关于本发明的一些实施例所描述的方面中的一些。这些定义可同样地在本文中被详细叙述。
[0027]如本文中所使用，除非上下文另有明确规定，否则单数术语“一(a/an)”和“所述(the)”包含多个指示物。因此，例如，除非上下文另有明确规定，否则对一个引线的参考可包含多个引线。
[0028]如本文中所使用，术语“邻近”指靠近或邻接。邻近组件可彼此隔开，或可彼此进行实际或直接接触。在一些情况下，邻近组件可彼此连接，或可彼此整体地形成。
[0029]如本文中所使用，例如“内部”、“内”、“外部”、“外”、“顶部”、“底部”、“前部”、“背部”、“上部”、“向上地”、“下部”、“向下地”、“垂直的”、“垂直地”、“侧向的”、“侧向地”、“上方”和“下方”的相对术语指一组组件相对于彼此的定向(例如，根据图式)，但在制造或使用期间并不需要那些组件的特定定向。
[0030]如本文中所使用，术语“连接(connect/connected/connect 1n)”指操作親合或链接。经连接组件可彼此直接地耦合，或可彼此间接地耦合，例如，经由另一组组件。
[0031]如本文中所使用，术语“约”、“实质上”和“实质”指相当大的程度或范围。当结合事件或详情而使用时，所述术语可指所述事件或详情精确地发生的例项，以及所述事件或详情以相当准确的近似值发生的例项，例如，考量本文中所描述的制造方法的典型容限等级。例如，所述术语可指小于或等于±10%，例如，小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于± I%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%。在一些实施例中，如果两个表面之间的位移小(例如，不大于Ιμπι、不大于5μπι或不大于ΙΟμπι)，那么两个表面可被认为是共平面或实质上共平面。
[0032]另外，有时在本文中以范围格式来呈现量、比率和其它数值。应理解，此范围格式是出于便利和简洁起见而使用，且应被灵活地理解为不仅包含被明确地指定为一系列极限的数值，而且包含涵盖于彼范围内的所有个别数值或子范围，就如同每一数值和子范围被明确地指定一样。
[0033]本发明描述半导体封装和制造半导体封装的方法，其中使用电绝缘材料来覆盖经暴露迹线以防止短路。在一些实施例中，通过喷墨印刷而应用绝缘材料。
[0034]在本发明的图中可看出，所描述的制造技术提供薄封装的益处。根据这些制造技术而制造的封装可具有一或多个经暴露引线迹线。在一些实施例中，引线迹线可经定位成彼此接近且接近于也被暴露的其它引线部分。因此，如果引线迹线被暴露，那么存在安置于经暴露引线部分上的互连元件(例如，焊球)可无意地延伸到相邻经暴露引线迹线且在经暴露引线部分与相邻经暴露引线迹线之间造成短路的可能性。为了防止发生这些短路，制造技术包含运用绝缘材料来覆盖经暴露引线迹线。
[0035]封装的封胶胶材填充引线之间的空间；另外，封胶胶材的经延伸部分用来使经暴露引线迹线和经暴露引线部分彼此分离。在一些实施例中，可控制绝缘材料的应用以选择性地覆盖经暴露引线迹线，同时实质上使封胶胶材暴露，这是因为封胶胶材自身可为电绝缘体，且绝缘材料的另外应用可为不必要的。因此，在一些实施例中，绝缘材料的经控制应用允许将绝缘材料应用于经暴露引线迹线上，其中绝缘有用于防止短路，同时通过不遍及封胶胶材延伸绝缘材料的应用而提供节省制造时间和成本的益处。然而，应注意，在一些实施例中，应用绝缘材料以有意地覆盖引线迹线与引线部分之间暴露的封胶胶材的部分或全部。
[0036]如下文所描述，根据本发明中描述的技术而制造的半导体封装的几何形状和材料所提供的益处在于:所述几何形状和所述材料可用以出于所要覆盖范围而导引呈液态的绝缘材料。
[0037]如下文针对与经暴露引线部分接合的经暴露引线迹线所描述，绝缘材料的经控制应用的另外益处在于:经暴露引线迹线的一部分可未由绝缘材料覆盖以允许增加互连元件的将进行物理和电连接所遍及的可用表面区域。
[0038]这些和其它益处将从以下论述和诸图显而易见。
[0039]参看图1A和1B，分别说明根据本发明的一个实施例的半导体封装的仰视平面图和横截面侧视图。沿着图1A中的线Ι-Γ截取图1B所展示的半导体封装I的横截面。
[0040]参看图1A和1B，此实施例的半导体封装I包含芯片11、裸片垫13、多个接线12、多个引线15、15’，和封胶胶材18。引线15、15’实质上环绕裸片垫13且充当用于将芯片11电连接到外部电路(例如其它半导体装置或印刷电路板)的接点。每一引线15、15’具有内部引线部分151、151’和外部引线部分153、153’，其中外部引线部分153、153’连接到内部引线部分151、151’。另外，至少一个引线15、15 ’进一步包括迹线部分155(应理解，图1B中的迹线部分155可表示(例如)图1A中的迹线部分155或迹线部分155’)。迹线部分155从内部引线部分151的一侧延伸。图1B所说明的引线15的迹线部分155进一步具有在其底部处的第一表面1551，且第一表面1551邻近于内部引线部分151与外部引线部分153的相交点。
[0041]如下，参看图1A和1B，芯片11附接到裸片垫13，且接线12将芯片11电连接到相应引线15、15’的外部引线部分153、153’。在靠近封装I的外围边缘的区域中，引线15的迹线部分155电连接到接线12和内部引线部分151，且物理上从靠近裸片垫13的区域水平地延伸到外部引线部分153的内环；引线15’的迹线部分155’电连接到接线12和内部引线部分151’，且物理上从靠近裸片垫13的区域水平地延伸到外部引线部分153’的外环。接线12、迹线部分155、155’和内部引线部分151、151’构成电布线以达成裸片13与外部引线部分153、153’之间的电连接。
[0042]迹线部分155、155’可经图案化以提供半导体封装I的电路设计灵活性。此电路设计灵活性也允许灵活地定位外部引线部分153、153’以与对应安装位置(例如，印刷电路板或其它装置上的特定垫)对准。另外，迹线部分155、155’作为中间体以桥接接线12与内部引线部分151、151’，使得接线12的长度可受到限制；另外，接线12的弧高度可被控制且因此可缩减封装I的总厚度。
[0043]继续参看图1A和IB，封胶胶材18封装芯片11和接线12，且部分地封装引线15、15’。外部引线部分153、153’和迹线部分155的第一表面1551从封胶胶材18暴露。以此方式，内部引线部分151、151’完全地封装于封胶胶材18内，且外部引线部分153、153’从封胶胶材18的底部表面实质上凸出。另外，绝缘层17通过(例如)喷墨印刷而形成于迹线部分155的第一表面1551上。绝缘层17实质上覆盖迹线部分155的第一表面1551。绝缘层17的材料包括非导电材料，例如(例如)环氧树脂或阻焊剂，或其它聚合或非聚合绝缘材料。
[0044]图2A为图1B中的部分“B”的放大图，其中点线LI和L2为出于清晰起见而用于说明的(假想)辅助线，以区别内部引线部分151、151’、外部引线部分153、153’和迹线部分155。辅助线LI同内部引线部分151、151’的倾斜侧壁与外部引线部分153、153’的倾斜侧壁之间的界面相交。辅助线L2区分内部引线部分151和迹线部分155。
[0045]进一步参看图2A，封胶胶材18归因于半导体封装I的制造工艺中的双重蚀刻步骤而越过辅助线LI且越过迹线部分155的第一表面1551延伸达高度hi。高度hi小于或等于约70微米(μπι)。例如，高度hi可小于或等于约65μηι、小于或等于约60μηι、小于或等于约55μηι，或小于或等于约50μπι。外部部分153、153 ’的高度h2大于高度hi。如上文所提及，绝缘层17可通过喷墨印刷而形成于迹线部分155的第一表面1551上。在形成期间，绝缘层17将散布到归因于绝缘层17的液态材料与呈固态的封胶胶材18之间的分子间力的毛细作用，其中封胶胶材18为延伸越过辅助线LI且越过迹线部分155的第一表面1551。以液态型态呈现的绝缘层17被控制以散布所遍及的区域，藉以限制绝缘材料17到外部引线部分153及封胶胶材18的散布，其中封胶胶材18系延伸越过辅助线LI且越过迹线部分155的第一表面1551。以此方式，绝缘层17暴露封胶胶材18的未经覆盖部分。因此，绝缘层17不仅覆盖外部引线部分155的第一表面1551，而且部分地覆盖延伸越过迹线部分155的第一表面1551的封胶胶材18的部分。
[0046]如图2A所展示，绝缘层17包括与迹线部分155的第一表面1551相对的第二表面172。归因于上文所提到的毛细作用，绝缘层17的轮廓为凹形。如图2A的横截面图中所展示，绝缘层17的第二表面172与迹线部分155的第一表面1551之间的最小距离dl在介于约ΙΟμπι与约24μπι之间的范围内。因为绝缘层17部分地覆盖延伸越过迹线部分155的第一表面1551的封胶胶材18的部分，所以第二表面172同延伸越过迹线部分155的第一表面1551的封胶胶材18相交。鉴于上文，外部引线部分153的高度h2大于绝缘层17的凹形第二表面172与迹线部分155的第一表面1551之间的任何高度h3，且高度h3小于延伸越过迹线部分155的第一表面1551的封胶胶材18的部分的高度hi。
[0047]图2B为图1A中的部分“A”或图2A中的部分“C”的仰视平面图，其与根据本发明的实施例的绝缘层17的形成一起被展示。
[0048]参看图2B，迹线部分155的第一表面1551的区域1553从绝缘层17暴露，且经暴露区域1553邻近于外部引线部分153。经暴露区域1553是在绝缘层17的形成期间形成。在迹线部分155的第一表面1551上印刷绝缘层17的液态材料以形成绝缘层17时，可控制绝缘层17的液态材料以实质上覆盖迹线部分155的第一表面1551，但不接触外部引线部分153的外围。在印刷期间，液态材料选择性地印刷于迹线部分155的第一表面1551的部分上。例如，印刷可从迹线部分的末端(如图2B所说明的最左侧边缘)开始且与外部引线部分153的外围相隔一段距离停止。归因于上文所描述的毛细作用，部分体积的液态绝缘层17可延伸于封胶胶材18的一些区域上且致使绝缘材料17暴露迹线部分155的部分，特别是邻近于外部引线部分153的部分。在完全地固化绝缘层17的液态材料之后，固定地形成绝缘层17且界定经暴露区域1553。
[0049]当绝缘层17被固化，迹线部分155的第一表面1551上的绝缘层17与外部引线部分153的外围之间的距离d2就优选地约不大于迹线部分155的第一表面1551的宽度Wl，其系已被确定。因此，控制印刷以考量毛细作用。经暴露区域1553的距离d2实质上大于0(例如，实质上大于Wl的I %)。另外，因为延伸越过迹线部分155的第一表面1551的封胶胶材18的部分也由绝缘层17部分地覆盖，所以当从底部观看时，绝缘层17的宽度W2将大于或等于迹线部分155的第一表面1551的宽度Wl。绝缘层17的宽度W2对迹线部分155的第一表面1551的宽度Wl的比率在约1:1到约1.5:1的范围内。
[0050]图3A也为图1B中的部分“B”的放大图，且图3B为图1A中的部分“A”或图3A中的部分“C”的仰视平面图。图3A和3B分别相似于图2A和2B，惟如下情形除外:绝缘层17在外部引线部分153的外围周围延伸，且因此不存在如图2B所展示的经暴露区域1553。
[0051 ]如图3A和3B所展示，绝缘层17的液态材料可印刷于迹线部分155的实质上整个第一表面1551上。例如，印刷可从迹线部分155的末端开始且接近于外部引线部分153的外围停止，且归因于上文所描述的毛细作用，部分体积的液态绝缘层17可延伸于封胶胶材18的一些区域上且也可延伸于外部引线部分的外围的部分上。以此方式，可控制绝缘层17的液态材料以覆盖迹线部分155的实质上整个第一表面1551。对应地，绝缘层17的第二表面172与迹线部分155的第一表面1551之间的最小距离增大(例如，与图2A中的距离dl相比较)。
[0052]图4A到4E为根据本发明的一个实施例的展示制造半导体封装的方法的横截面图。
[0053]参看图4A，提供通过蚀刻工艺而形成的引线框架10。引线框架10包含裸片垫13和环绕裸片垫13的多个半成品引线105、105’。另外，芯片11附接到裸片垫13且可电连接到裸片垫13。
[0054]参看图4B，将芯片11经由接线12而电连接到半成品引线105、105’。
[0055]参看图4C，封胶工艺形成封胶胶材18以覆盖芯片11、裸片垫13、接线12和半成品引线105、105’。明确地说，封胶胶材18填充邻近半成品引线105、105’之间和裸片垫13与半成品引线105、105’之间的空间。
[0056]参看图4D，通过另一蚀刻工艺处理引线框架10，使得半成品引线105、105’分别变为成品引线15、15’。引线15、15’中的每一者包括相应内部引线部分151、151’和相应外部引线部分153、153’，其中内部引线部分151、151’封装于封胶胶材18内且外部引线部分153、153’从封胶胶材18暴露。另外，至少一个引线15(或引线15’，如上文所描述)包括迹线部分155，其中迹线部分155是由封胶胶材18封装，但迹线部分155的第一表面1551从封胶胶材18暴露。另外，因为在封胶胶材18已被形成且填充邻近引线之间的空间之后进一步蚀刻引线框架10，且因为引线框架10和封胶胶材18的材料具有对蚀刻剂的不同阻抗，所以封胶胶材18延伸越过迹线部分155的第一表面1551。
[0057]参看图4E，可将绝缘层17的液体材料喷墨印刷于迹线部分155的第一表面1551的若干部分或全部上。在完全地固化绝缘层17之后，绝缘层17覆盖迹线部分155的第一表面1551的若干部分或全部。另外，在形成绝缘层17的工艺期间，可交替地印刷和固化绝缘层17的液态材料(即，重复地执行印刷和固化直到形成所要绝缘层17为止)。此外，归因于毛细作用，液态材料可散布到延伸越过迹线部分155的第一表面1551和外部引线部分153的封胶胶材18的部分上，且因此，绝缘层17在固化时不仅可覆盖迹线部分155的第一表面1551的若干部分或全部，而且可部分地覆盖延伸越过迹线部分155的第一表面1551的封胶胶材18的若干部分。以此方式，绝缘层17的宽度W2可大于第一表面1551的宽度Wl;另外，可形成经暴露区域1553，如图2B的实施例中所说明。
[0058]图5为根据本发明的一个实施例的包含半导体封装的电子装置的横截面侧视图。
[0059]参看图5，半导体装置100包括半导体封装1(例如，图1A的半导体封装I)和印刷电路板7。半导体封装I通过互连元件8而附接到印刷电路板7，其中互连元件8可为(例如)焊球或焊锡膏。互连元件8物理上连接到外部引线部分153、153’、裸片垫13和印刷电路板7，使得半导体封装1、裸片11和接线12可电连接到印刷电路板7。另外，运用迹线部分155而连接到引线15(或如上文所描述的15’)的互连元件8可进一步接触迹线部分155的第一表面1551的经暴露区域1553(参看图2B)。
[0060]继续参看图5，互连元件8布置于外部引线部分153、153’与印刷电路板7之间，以便将半导体封装I电连接到印刷电路板7。如图5所展示，互连元件8中具有大于相对两个邻近引线15、15’之间的距离的尺寸，其归因于用以互连外部引线部分153、153’和互连元件8经的焊料经回焊工艺。因此，当互连元件8布置于外部引线部分153、153’与印刷电路板7之间时，互连元件8可沿着外部引线部分153、153’的倾斜侧壁爬升，且进一步达到邻近引线15、15’的迹线部分(例如，迹线部分155)。如果互连元件8的体积未受到良好地控制，那么互连元件8可在两个引线之间(例如，在引线15与引线15’之间)形成桥接件(例如，短路)，由此造成电子装置100发生故障。参看图1A和1B，两个相邻迹线部分155之间的间距小于两个外部引线153、153’之间的间距。为了达成较高输入/输出(I/O)计数以互连裸片11与引线15、15 ’，可缩减迹线部分155的间距，此情形增加经由互连元件8而桥接相邻引线的风险。为了解决以上技术问题，再次参看图5，半导体封装I进一步包括覆盖迹线部分155的第一表面1551的绝缘层17。以此方式，绝缘层17将防止互连元件8连接到迹线部分155，即使互连元件8爬上外部引线部分153、153’也如此。
[0061]参看图6A和6B，说明根据本发明的另一实施例的半导体封装的仰视平面图和横截面侧视图。沿着图6A中的线ΙΙ-ΙΓ截取图6B所展示的半导体封装2的横截面。
[0062]参看图6A，此实施例的半导体封装2包括芯片21、裸片垫23和封胶胶材28。半导体封装2进一步包含具有对应迹线部分的多个引线，其实质上环绕裸片垫23且充当用于将芯片21电连接到外部电路(例如，其它半导体装置或印刷电路板)的接点。沿着线ΙΙ-ΙΓ的三个引线表示于引线25、25’和26。与引线26相关联的迹线表示于迹线255。
[0063]参看图68，在由点线勾勒的区域0中展示引线25、25’、26的横截面;沿着迹线部分255展示引线26。如图6B所说明，引线25、25’具有相应内部引线部分251、251’，和具有相应外部引线表面253、253’的外部引线部分。迹线部分255具有在其底部处的第一表面2551，且第一表面2551与外部引线表面253、253’实质上共平面。半导体封装2进一步包括多个接线
22。芯片21附接到裸片垫23且经由接线22而电连接到引线25、25’。
[0064]继续参看图6B，封胶胶材28封装芯片21和接线22，且部分地封装引线25、25’和迹线部分255。外部引线表面253、253’和迹线部分255的第一表面2551从封胶胶材28暴露。以此方式，内部引线部分251、251’全部地封装于封胶胶材18内，且外部引线表面253、253’和迹线部分255的第一表面2551与封胶胶材28的底部表面实质上共平面。另外，绝缘层27通过(例如)喷墨印刷而形成于迹线部分255的第一表面2551上，且因此可实质上覆盖迹线部分255的第一表面2551。
[0065]图7为图6B中的部分“D”的放大图。
[0066]参看图7，外部引线表面253、253 ’和迹线部分255的第一表面2551与封胶胶材28的底部表面实质上共平面。封胶胶材28稍微延伸越过外部引线表面253、253’和迹线部分255的第一表面2551，这是因为引线和封胶胶材的材料具有对蚀刻剂的不同阻抗。如上文所提及，绝缘层27可通过喷墨印刷而形成于迹线部分255的第一表面2551上。迹线部分255的第一表面2551上的绝缘层27的最大厚度d3在从约ΙΟμπι到约24μπι的范围内。
[0067]图8为图7中的部分“Ε”的仰视平面图。
[0068]参看图8，迹线部分255的第一表面2551的区域2553从绝缘层27暴露，且经暴露区域2553邻近于外部引线表面253。经暴露区域2553是由绝缘层27的形成造成。在迹线部分255的第一表面2551上印刷绝缘层27的液态材料以形成绝缘层27时，绝缘层27的液态材料可实质上覆盖迹线部分255的第一表面2551而不接触外部引线表面253的外围。在印刷期间，绝缘层27的液态材料选择性地印刷于迹线部分255的第一表面2551的部分上。例如，印刷可从迹线部分的末端(如图8所说明的迹线部分255的底部)开始且与外部引线部分的外围相隔一段距离停止，从而留下经暴露外部引线表面253。在印刷期间，归因于毛细作用，部分体积的液态绝缘层27可遍及封胶胶材28的区域延伸，且造成迹线部分255的部分的暴露，特别是邻近于外部引线表面253的迹线部分255的部分的暴露。在完全地固化绝缘层27的液态材料之后，固定地形成绝缘层27，且也形成经暴露区域2553。
[0069]迹线部分255的第一表面2551上的经固化绝缘层27与外部引线表面253的外围之间的优选距离约不大于迹线部分255的第一表面2551的宽度W3系已被决定。因此，控制印刷以考量毛细作用，使得控制经暴露区域2553与外部引线表面253相隔的距离d4。距离d4实质上大于0(例如，实质上大于W3的I %)，且优选地小于迹线部分255的第一表面2551的宽度W3。另外，因为绝缘层27部分地覆盖封胶胶材28，所以当从底部观看时(参见图8)，绝缘层27的宽度W4将等于或大于迹线部分255的第一表面2551的宽度W3。绝缘层27的宽度W4对迹线部分255的第一表面2551的宽度W3的比率在约1:1到约1.5:1的范围内。
[0070]图9A到9E为根据另一实施例的展示制造半导体封装(例如图6A、图6B、图7和图8所说明的半导体封装)的方法的横截面图。
[0071]参看图9A，提供引线框架20。引线框架20包含载体29、裸片垫23和环绕裸片垫23的多个引线(例如，引线25、25’，和与迹线255相关联的引线)。裸片垫23和引线布置于载体29的顶部上。另外，芯片21附接到裸片垫23且可电连接到裸片垫23。
[0072]参看图9B，将芯片21经由接线22而电连接到引线25、25’。
[0073]参看图9C，封胶工艺形成封胶胶材28以覆盖芯片21、裸片垫23、接线22和引线(例如，引线25、25’，和与迹线255相关联的引线)。明确地说，封胶胶材28填充引线之间的空间和裸片垫23与引线之间的空间。
[0074]参看图9D，蚀刻引线框架20，使得从裸片垫21和引线(例如，25、25’)去除载体29。以此方式，引线25、25’中的每一者包括相应内部引线部分251、251’，和具有相应外部引线表面253、253’的外部引线部分，其中内部引线部分251、251’封装于封胶胶材28内，且外部引线表面253、253’从封胶胶材28暴露。另外，迹线部分255是由封胶胶材28封装，但迹线部分255的第一表面2551从封胶胶材28暴露。另外，外部引线表面253、253’与迹线部分255的第一表面2551实质上共平面，且可与封胶胶材28的底部表面实质上共平面。封胶胶材28可稍微延伸越过外部引线表面253、253’和迹线部分255的第一表面2551，这是因为引线和封胶胶材的材料具有对蚀刻剂的不同阻抗。
[0075]参看图9E，将绝缘层27的液态材料喷墨印刷于迹线部分255的第一表面2551上。在完全地固化绝缘层27的液态材料之后，绝缘层27形成于迹线部分255的第一表面2551上且覆盖迹线部分255的第一表面2551的若干部分或全部。另外，在形成绝缘层的工艺期间，可交替地印刷和固化绝缘层27的液体材料(S卩，重复地执行印刷和固化直到形成所要绝缘层27为止)。此外，归因于毛细作用，液态材料可延伸到邻近于迹线部分255的封胶胶材28和外部引线表面253、253’上，且因此，绝缘层27不仅可覆盖迹线部分255的第一表面2551的若干部分或全部，而且可在全部地固化绝缘层27的液态材料之后部分地覆盖邻近于迹线部分255的封胶胶材28。以此方式，绝缘层27的宽度W4可大于第一表面2551的宽度W3(图8);另夕卜，可形成经暴露区域2553(参见(例如)图8)。
[0076]图10为根据另一实施例的包含半导体封装的电子装置的横截面侧视图。
[0077]参看图10，半导体装置200包括图6A和6B所说明的半导体封装2，和印刷电路板7。半导体封装2通过互连元件8而附接到印刷电路板7，其中互连元件8可为(例如)焊球或焊锡膏。互连元件8物理上连接到外部引线表面253、253’、裸片垫23和印刷电路板7，使得半导体封装2、裸片21和接线22可电连接到印刷电路板7。另外，连接到与迹线部分255相关联的引线的互连元件8可进一步接触迹线部分255的第一表面2551的经暴露区域2553(参看图8)。迹线部分(例如，图10中的迹线部分255，且更一般化地，如图6A所展示的引线的迹线部分)可经图案化以允许灵活电路设计以及外部引线表面253、253’的灵活定位;通过允许到迹线部分的导线接合而提供电路设计的进一步灵活性。
[0078]继续参看图10，互连元件8布置于外部引线表面253、253’与印刷电路板7之间，以便将半导体封装2电连接到印刷电路板7。如图10所展示，互连元件8中的每一者具有大于相对于两个邻近引线之间的距离的尺寸(例如，在图10中，引线25的外部引线表面253与迹线部分255的第一表面2551之间，或迹线部分255的第一表面2551与引线25’的外部引线表面253’之间；通常也参见图6A所说明的引线之间的距离)。因此，当互连元件8的体积未受到良好地控制时，互连元件8可在两个相邻引线之间形成桥接件(例如，短路)，由此造成电子装置200发生故障。参看图6A和6B，两个相邻迹线部分之间的间距小于两个外部引线表面(例如，253、253’)之间的间距。为了达成较高I/O计数以互连裸片21与引线，可缩减迹线部分的间距，此情形增加经由互连元件8而桥接相邻引线的风险。为了解决以上技术问题，半导体封装2进一步包括覆盖迹线部分255的第一表面2551的绝缘层27。以此方式，绝缘层27将防止互连元件8在迹线部分之间或更一般化地在引线之间形成桥接件。
[0079]虽然本发明已参考其特定实施例予以描述，但所属领域的技术人员应理解，在不脱离如由随附权利要求书界定的本发明的真实精神和范围的情况下，可进行各种改变且可取代等效者。另外，可进行许多修改以使特定情境、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有这些修改希望在此处随附的权利要求书的范围内。明确地说，虽然已参考按特定次序而执行的特定操作来描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中有特定指示，否则操作的次序和分组并非对本发明的限制。
【主权项】
1.一种半导体封装，其包括: 裸片塾； 多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线部分，且其中至少一个引线进一步包括迹线部分； 芯片，其安置于所述裸片垫上且电连接到所述多个引线中的若干者； 封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露；以及绝缘层，其覆盖所述迹线部分的所述第一表面。2.根据权利要求1所述的半导体封装，其中所述绝缘层暴露所述迹线部分的所述第一表面的区域，该迹线邻近于所述至少一个引线的所述外部引线部分。3.根据权利要求2所述的半导体封装，其中所述迹线部分的所述第一表面的所述经暴露区域从所述外部引线部分到所述绝缘层成锥形。4.根据权利要求3所述的半导体封装，其中所述迹线部分的所述第一表面的所述经暴露区域的所述锥形的末端与所述外部引线部分的外围之间的距离小于所述迹线部分的所述第一表面的宽度。5.根据权利要求1所述的半导体封装，其中所述绝缘层进一步覆盖所述封胶胶材的部6.根据权利要求1所述的半导体封装，其中所述外部引线部分延伸越过所述封胶胶材的底部表面。7.根据权利要求6所述的半导体封装，其中所述绝缘层具有与所述迹线部分的所述第一表面相对的第二表面，且其中所述外部引线部分的第一高度大于所述绝缘层的所述第二表面与所述迹线部分的所述第一表面之间的第二高度，且所述第二高度小于延伸越过所述迹线部分的所述第一表面的所述封胶胶材的一部分的第三高度。8.—种电子装置，其包括: 半导体封装，其包括: 裸片塾； 多个引线，其环绕所述裸片垫，其中所述引线中的每一者包括内部引线部分和外部引线部分，且其中至少一个引线进一步包括迹线部分； 芯片，其安置于所述裸片垫上且电连接到所述多个引线中的若干者； 封胶胶材，其封装所述芯片、所述内部引线部分和所述迹线部分，其中所述外部引线部分和所述迹线部分的第一表面从所述封胶胶材暴露；以及绝缘层，其覆盖所述迹线部分的所述第一表面；以及印刷电路板，其附接到所述半导体封装且电连接到所述半导体封装。9.根据权利要求8所述的电子装置，其中所述外部引线部分从所述封胶胶材的底部凸起。10.根据权利要求8所述的电子装置，其进一步包括至少一个互连元件，所述至少一个互连元件物理上连接到所述外部引线部分、物理上连接到所述印刷电路板，且与所述迹线部分的经暴露区域接触。11.根据权利要求8所述的电子装置，其中所述绝缘层进一步覆盖所述封胶胶材的部分，且其中所述绝缘层进一步暴露所述封胶胶材的部分。12.一种制造半导体封装的方法，所述方法包括: 提供包括裸片垫和多个引线的引线框架； 将芯片安置于所述裸片垫上； 将所述芯片电连接到所述引线框架； 形成封装所述芯片且部分地封装所述引线的封胶胶材； 蚀刻所述引线框架，使得所述引线中的每一者包括内部引线部分和外部引线部分，其中至少一个引线进一步包括迹线部分，且所述外部引线部分和所述迹线部分的第一表面被暴露；以及 在所述迹线部分的所述第一表面上形成绝缘层。13.根据权利要求12所述的制造方法，其中形成所述绝缘层包括:使用喷墨印刷。14.根据权利要求12所述的制造方法，其中所述外部引线部分从所述封胶胶材的底部表面凸起。
【文档编号】H01L21/48GK106057764SQ201610030663
【公开日】2016年10月26日
【申请日】2016年1月18日 公开号201610030663.7, CN 106057764 A, CN 106057764A, CN 201610030663, CN-A-106057764, CN106057764 A, CN106057764A, CN201610030663, CN201610030663.7
【发明人】卢俊庭, 林俊宏, 陈奕廷
【申请人】日月光半导体制造股份有限公司