沟槽mosfet及其制造方法
【专利摘要】本发明公开了一种沟槽MOSFET，多晶硅栅的顶部表面和定义沟槽的硬质掩模层顶部表面相平且在硬质掩模层去除后形成多晶硅栅顶部凸出结构；第一介质层淀积和回刻后在电流流动区的多晶硅栅的顶部凸出部分的两侧形成第一介质层侧墙，栅极引起区的多晶硅栅顶部的第一介质层被去除；以第一介质层回刻后的图形为自对准条件进行硅回刻并在硅回刻区域填充有金属硅化物接触层；各多晶硅栅通过顶部金属硅化物接触层形成互连能降低栅极电阻，源区和多晶硅栅的金属硅化物接触层之间通过侧墙自对准隔离结构能够降低栅源漏电，金属硅化物接触层的形成区域由第一介质层自对准定义，能够减小沟槽的步进。本发明还公开了一种沟槽MOSFET的制造方法。
【专利说明】
沟槽MOSFET及其制造方法
技术领域
[0001 ]本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽MOSFET;本发明还涉及一种沟槽MOSFET的制造方法。
【背景技术】
[0002]如图1A至图1L所示，是现有沟槽MOSFET的制造方法各步骤中的器件结构示意图；如图2A至图2C所示，是现有沟槽MOSFET的制造方法各步骤中的版图；现有沟槽MOSFET的制造方法包括如下步骤:
[0003]步骤一、如图1A所不，提供一半导体衬底如娃衬底101;在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。
[0004]步骤二、如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底1I进行刻蚀形成沟槽103。
[0005]沟槽MOSFET包括电流流动区201和栅极引出区，所述栅极引起区位于所述电流流动区201的外侧，所述栅极引起区201中的沟槽单独用标记103a表示，可知所述栅极引起区201中的沟槽103a和所述电流流动区201中的沟槽103相连通。
[0006]栅极引出区中的标记202所对应的区域为栅极焊盘(pad)形成区域。
[0007]如图1C所示，去除所述硬质掩模层102。
[0008]步骤三、如图1D所示，在沟槽103的侧面和底部表面形成栅介质层如栅氧化层104。
[0009 ] 步骤四、如图1E所示，在所述沟槽103和1 3a中填充多晶硅形成多晶硅栅1 5。所述栅极引起区201中的多晶硅栅105和所述电流流动区201中的多晶硅栅105相连接。
[0010]步骤五、如图1F所示，对多晶硅栅105进行回刻。
[0011]步骤六、如图1F所示，在电流流动区的所述半导体衬底101表面形成第一导电类型的阱区106，在所述阱区表面形成由第二导电类型的重掺杂区组成的源区107。对于N型沟槽M0SFET，第一导电类型为P型，第二导电类型为N型；对于P型沟槽M0SFET，第一导电类型为N型，第二导电类型为P型。
[0012]步骤七、如图1G所示，形成层间膜108。
[0013]步骤八、形成穿过所述层间膜108的接触孔109a和109b，图1H所示的接触孔109a和109b为层间膜108刻蚀后、金属填充前的状态；图1I所示的接触孔109a和109b为金属填充后的状态。
[0014]步骤九、如图1J所示，形成正面金属层110。如图1K所示，对所述正面金属层110进行光刻刻蚀形成源极和栅极，接触孔109b的顶部连接所述栅极，接触孔109a的顶部连接所述源极。
[0015]步骤十、如图1L所示，所述半导体衬底101的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层111并以所述背面金属层111作为漏极。
[0016]由图2A所示可知，沟槽MOSFET的电流流动区201为形成阱区106和源区107并会在多晶硅栅105将大于阈值电压的工作电压时会在被多晶硅栅105侧面覆盖的阱区106表面产生沟道并形成源漏电流的区域，电流流动区201中包括多个沟槽MOSFET的单元结构并联形成，由图2A所示可知，电流流动区201中的沟槽103呈等间距的平行排列，沟槽103的宽度和间距的和为沟槽MOSFET的单元结构的步进(pitch)，也即多晶娃栅105的步进。通过减小多晶硅105的步进能够增加沟槽MOSFET的沟道数目从而使沟槽MOSFET具有低导通电阻的优点。然而图2B所示可知，电流流动区201中的各沟槽103中的多晶硅栅105都和栅极引出区中的沟槽103a中的多晶硅栅105连接，并通过在沟槽103a的顶部形成接触孔109b来引出栅极，也即沟槽103和103a之间的多晶硅栅105之间采用组成多晶硅栅105本身的重掺杂的多晶硅材质进行电连接，这会使得器件的输入电阻主要是栅极电阻较大，导致RC延迟较大。
[0017]另一方面，随着沟槽MOSFET的Pitch尺寸进一步缩减，栅极和源极接触孔的形成难度增大，会导致栅源之间的漏电难以抑制，也即栅源的漏电会增加。
【发明内容】
[0018]本发明所要解决的技术问题是提供一种沟槽M0SFET，能降低栅极电阻、从而能大大减小RC延迟以拓展器件在高频电路中的应用，能降低栅源短路的风险。为此，本发明还提供一种沟槽MOSFET的制造方法。
[0019]为解决上述技术问题，本发明提供的沟槽MOSFET包括:
[0020]沟槽，通过硬质掩模层定义并形成于半导体衬底中；在所述沟槽的侧面和底部表面形成有栅介质层;在所述沟槽中填充有由多晶硅组成的多晶硅栅。
[0021]沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接。
[0022]在所述电流流动区的所述半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区。
[0023]所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面;第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖;对所述第一介质层回刻后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留。
[0024]以所述第一介质层回刻后的图形为自对准条件，各所述多晶硅栅的顶部的硅被回刻以及各所述源区的表面的硅被回刻，在各所述多晶硅栅的顶部的硅回刻区域以及各所述源区的表面的硅回刻区域填充有金属硅化物接触层;各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构。
[0025]层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层。
[0026]在所述栅极引起区中形成有穿过所述层间膜的第一接触孔，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接。
[0027]在所述电流流动区中形成有穿过所述层间膜的第二接触孔，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接。
[0028]栅极和源极由正面金属层图形组成，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极。
[0029]由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
[0030]进一步的改进是，所述半导体衬底为硅衬底。
[0031]进一步的改进是，所述第一介质层由氧化膜或氮化膜组成，所述层间膜由氧化膜组成。
[0032]进一步的改进是，所述栅介质层为栅氧化层。
[0033]进一步的改进是，各所述金属硅化物接触为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。
[0034]进一步的改进是，所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型;或者，所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。
[0035]进一步的改进是，所述电流流动区的沟槽的步进小于I微米，所述沟槽的步进为沟槽的宽度和间距的和。
[0036]为解决上述技术问题，本发明提供的沟槽MOSFET的制造方法包括如下步骤:
[0037 ]步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层。
[0038]步骤二、采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽;沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通。
[0039]步骤三、在所述沟槽的侧面和底部表面形成栅介质层。
[0040]步骤四、进行多晶硅生长在所述沟槽中填充多晶硅形成多晶硅栅;所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接。
[0041]步骤五、对所述多晶硅栅进行回刻，回刻后的所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平。
[0042]步骤六、去除所述硬质掩模层，所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面。
[0043]步骤七、在电流流动区的所述半导体衬底表面形成第一导电类型的阱区，在所述阱区表面形成由第二导电类型的重掺杂区组成的源区。
[0044]步骤八、淀积第一介质层，所述第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖。
[0045]步骤九、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形将所述电流流动区打开以及将栅极引出区中的所述多晶硅栅顶部打开，所述栅极引出区的所述多晶硅栅外部被所述第一光刻胶图形覆盖。
[0046]步骤十、以所述第一光刻胶图形为掩模对所述第一介质层进行刻蚀，该刻蚀后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留;之后去除所述第一光刻胶图形。
[0047]步骤十一、以所述第一介质层的图形为自对准条件进行硅刻蚀，该硅刻蚀在各所述多晶硅栅的顶部以及各所述源区的表面形成硅回刻区域。
[0048]步骤十二、形成金属填充各所述多晶硅栅的顶部以及各所述源区的表面的硅回刻区域并进行硅化反应形成金属硅化物接触层;各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构。
[0049]步骤十三、形成层间膜，所述层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层。
[0050]步骤十四、形成穿过所述层间膜的接触孔;第一接触孔位于所述栅极引起区中，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接;第二接触孔位于所述电流流动区中，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接。
[0051]步骤十五、形成正面金属层并对所述正面金属层进行光刻刻蚀形成源极和栅极，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极。
[0052]步骤十六、所述半导体衬底的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层并以所述背面金属层作为漏极。
[0053]本发明通过在硬质掩模层去除中形成多晶硅栅的凸出结构，以及通过第一介质层覆盖多晶硅栅然后对电流流动区的所有第一介质层和栅极引出区的多晶硅栅顶部的第一介质层进行回刻能在电流流动区的多晶硅栅的凸出结构两侧形成侧墙;之后再以回刻后的第一介质层为自对准条件进行硅回刻能够在各多晶硅栅的顶部以及各源区的表面形成硅回刻区域，硅回刻区域为凹槽区域，其中:在电流流动区中各多晶硅栅的顶部硅回刻区域由多晶硅栅两侧的侧墙自对准定义;在电流流动区中各源区的表面的顶部硅回刻区域由各源区两侧的相邻的多晶硅栅的侧墙自对准定义;在栅极引出区中各多晶硅栅的顶部硅回刻区域由多晶硅栅两侧的侧墙自对准定义。之后，在各多晶硅栅的顶部以及各源区的表面形成硅回刻区域都形成金属硅化物。由于本发明的各多晶硅栅的顶部以及各源区的表面形成硅回刻区域采用自对准定义实现，不需要采用光刻工艺定义，所以本发明的各多晶硅栅的顶部以及各源区的表面形成硅回刻区域能够做的很小，也即在较小的多晶硅栅的步进如小于I微米的条件下也能实现，所以本发明能够实现在小步进的沟槽MOSFET中采用金属硅化物实现各多晶硅栅的连接，相对于现有方法中的电流流动区和栅极引出区中的多晶硅栅采用掺杂多晶硅本身实现连接的情形，本发明能得到极低的栅极电阻，即本发明能降低栅极电阻、从而能大大减小RC延迟以拓展器件在高频电路中的应用。
[0054]另外，本发明的各源区的表面的金属硅化物接触和相邻的各多晶硅栅顶部的金属硅化物接触之间通过第一介质层的侧墙自对准隔离，能够防止各源区和多晶硅栅在接触位置短路，从而本发明能降低栅源漏电以及能降低栅源短路的风险。
【附图说明】
[0055]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0056]图1A-图1L是现有沟槽MOSFET的制造方法各步骤中的器件结构示意图；
[0057]图2A-图2C是现有沟槽MOSFET的制造方法各步骤中的版图；
[0058]图3是本发明实施例沟槽MOSFET的结构示意图；
[0059]图4A-图4S是本发明实施例沟槽MOSFET的制造方法各步骤中的器件结构示意图。
【具体实施方式】
[0060]如图3所示，是本发明实施例沟槽MOSFET的结构示意图；本发明实施例沟槽MOSFET包括:
[0061]沟槽，通过硬质掩模层定义并形成于半导体衬底如娃衬底I中；在所述沟槽的侧面和底部表面形成有栅介质层2;在所述沟槽中填充有由多晶硅组成的多晶硅栅3。较佳为，所述栅介质层2为栅氧化层，所述硬质掩模层由氧化膜或氮化膜组成。
[0062]沟槽MOSFET包括电流流动区201和栅极引出区，所述栅极引起区位于所述电流流动区201的外侧，所述栅极引起区中的沟槽和所述电流流动区201中的沟槽相连通且所述栅极引起区中的多晶硅栅3和所述电流流动区201中的多晶硅栅3相连接。所述电流流动区201和所述栅极引出区同样可以参考图2A所示的版图结构。
[0063]在所述电流流动区201的所述半导体衬底I表面形成有第一导电类型的阱区4，在所述阱区4表面形成有由第二导电类型的重掺杂区组成的源区5。
[0064]所述多晶硅栅3的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅3的顶部表面凸出于所述半导体衬底I表面;第一介质层6覆盖在所述半导体衬底I表面且将所述多晶硅栅3的顶部凸出部分覆盖;对所述第一介质层6回刻后在所述电流流动区201的所述多晶硅栅3的顶部凸出部分的两侧形成由所述第一介质层6组成的侧墙，所述栅极引起区中的所述多晶硅栅3顶部的所述第一介质层6被去除、所述多晶硅栅3外部的所述第一介质层6保留。较佳为，所述第一介质层6由氧化膜或氮化膜组成。
[0065]以所述第一介质层6回刻后的图形为自对准条件，各所述多晶硅栅3的顶部的硅被回刻以及各所述源区5的表面的硅被回刻，在各所述多晶硅栅3的顶部的硅回刻区域以及各所述源区5的表面的硅回刻区域填充有金属硅化物接触层，其中各所述多晶硅栅3的顶部的金属娃化物接触层用标记7b表示，各所述源区5的表面的金属娃化物接触层用标记7a表示，金属娃化物接触层7a和7b同时形成，较佳为，各所述金属娃化物接触7a和7b为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。本发明实施例中，金属硅化物接触层7a和7b两侧都为所述第一介质层6，也即金属硅化物接触层7a和7b的形成区域由所述第一介质层6的图形结构自对准定义。
[0066]各所述多晶硅栅3的顶部的所述金属硅化物接触层7b形成互连结构，也即通过所述金属硅化物接触层7b实现各所述多晶硅栅3的连接，相对于现有结构中采用重掺杂多晶硅本身来连接各所述多晶硅栅3的结构，本发明实施例能够大大减小各所述多晶硅栅3之间的连接电阻。
[0067]所述电流流动区201的各所述多晶硅栅3的顶部的侧墙实现所述源区5的金属硅化物接触层和所述多晶硅栅3的金属硅化物接触层之间的自对准隔离结构。
[0068]层间膜8形成于所述半导体衬底I的正面并覆盖各所述金属硅化物接触层7a和7b和所述第一介质层6 ο较佳为，所述层间膜8由氧化膜组成。
[0069]在所述栅极引起区中形成有穿过所述层间膜8的第一接触孔％，所述第一接触孔9b的底部和栅极引出区的所述多晶硅栅3表面的金属硅化物接触7b连接。
[0070]在所述电流流动区201中形成有穿过所述层间膜8的第二接触孔9a，所述第二接触孔9a的底部和所述源区5的表面的金属硅化物接触7a连接。
[0071]栅极和源极由正面金属层10图形组成，所述第一接触孔9b的顶部连接所述栅极，所述第二接触孔9a的顶部连接所述源极。
[0072]由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底I的背面，在所述漏区的背面形成有由背面金属层11组成的漏极。
[0073]由图3可知，本发明实施例中，电流流动区201中的所述多晶硅栅3连接到栅极引起区的所述多晶硅栅3并通过栅极引起区的所述多晶硅栅3顶部的第一接触孔9b连接到顶部由正面金属层10组成的栅极，而本发明实施例中，电流流动区201中的所述多晶硅栅3和栅极引起区的所述多晶硅栅3之间的连接由于所述金属硅化物接触层7b的存在而能使各多晶硅栅3之间的连接电阻大大降低，所以能使整个栅极电阻降低。
[0074]本发明实施例中，所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型。在其它实施例中，也能为:所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。
[0075]另外，由于本发明实施例中的所述金属硅化物接触层7a和7b的形成区域是由所述第一介质层6的图形结构自对准定义，故能使所述电流流动区201的沟槽的步进得到缩小，本发明实施例能使所述电流流动区201的沟槽的步进缩小到小于I微米的水平，也即本发明实施例中能够在较小的沟槽步进的条件小，能够实现在多晶硅栅3的顶部形成金属硅化物接触层7b从而能减少栅极电阻，以及由于金属硅化物接触层7a和7b之间是通过所述第一介质层6形成的侧墙自对准隔离，故本发明实施例还能防止金属硅化物接触层7a和7b之间漏电，从而能防止栅源漏电。
[0076]如图4A至图4S所示，是本发明实施例沟槽MOSFET的制造方法各步骤中的器件结构示意图，本发明实施例沟槽MOSFET的制造方法包括如下步骤:
[0077]步骤一、如图4A所示，提供一半导体衬底如硅衬底1，所述半导体衬底I表面形成硬质掩模层301。
[0078]步骤二、如图4B所示，采用光刻刻蚀工艺依次对所述硬质掩模层301和所述半导体衬底I进行刻蚀形成沟槽302;沟槽MOSFET包括电流流动区201和栅极引出区，所述栅极引起区位于所述电流流动区201的外侧。其中所述栅极引起区中的沟槽单独用标记302a表示，所述栅极引起区中的沟槽302a和所述电流流动区201中的沟槽302相连通。较佳为，所述硬质掩模层301由氧化膜或氮化膜组成。所述电流流动区201的沟槽302的步进小于I微米，所述沟槽302的步进为沟槽302的宽度和间距的和。
[0079]步骤三、如图4C所示，在所述沟槽302的侧面和底部表面形成栅介质层2。较佳为，所述栅介质层2为栅氧化层，采用热氧化工艺形成。
[0080]步骤四、如图4D所示，进行多晶硅生长在所述沟槽302中填充多晶硅形成多晶硅栅3;所述栅极引起区中的多晶硅栅3和所述电流流动区201中的多晶硅栅3相连接。
[0081]步骤五、如图4E所示，对所述多晶硅栅3进行回刻，回刻后的所述多晶硅栅3的顶部表面和所述硬质掩模层301顶部表面相平。
[0082]步骤六、如图4F所示，去除所述硬质掩模层301，所述硬质掩模层301去除后所述多晶硅栅3的顶部表面凸出于所述半导体衬底I表面。
[0083]步骤七、如图4G所示，在电流流动区201的所述半导体衬底I表面形成第一导电类型的阱区4，在所述阱区4表面形成由第二导电类型的重掺杂区组成的源区5。本发明实施例中，所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型。在其它实施例中，也能为:所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。
[0084]步骤八、如图4H所示，淀积第一介质层6，所述第一介质层6覆盖在所述半导体衬底I表面且将所述多晶硅栅3的顶部凸出部分覆盖。较佳为，所述第一介质层6由氧化膜或氮化膜组成。
[0085]步骤九、如图41所示，采用光刻工艺形成第一光刻胶图形303，所述第一光刻胶图形303将所述电流流动区201打开以及将栅极引出区中的所述多晶硅栅3顶部打开，所述栅极引出区的所述多晶硅栅3外部被所述第一光刻胶图形303覆盖。
[0086]步骤十、如图4J所示，以所述第一光刻胶图形303为掩模对所述第一介质层6进行刻蚀，该刻蚀后在所述电流流动区201的所述多晶硅栅3的顶部凸出部分的两侧形成由所述第一介质层6组成的侧墙，所述栅极引起区中的所述多晶硅栅3顶部的所述第一介质层6被去除、所述多晶硅栅3外部的所述第一介质层6保留；如图4K所示，之后去除所述第一光刻胶图形303。
[0087]步骤十一、如图4L所示，以所述第一介质层6的图形为自对准条件进行硅刻蚀，该硅刻蚀在各所述多晶硅栅3的顶部以及各所述源区5的表面形成硅回刻区域;各所述源区5的表面的硅回刻区域用标记304a表示，各所述多晶硅栅3的顶部的硅回刻区域用标记304b表不。
[0088]步骤十二、如图4M所示，淀积金属层7填充各所述多晶硅栅3的顶部以及各所述源区5的表面的硅回刻区域并延伸到各硅回刻区域的外部。较佳为，所述金属层7由钛和氮化钛以及钨组成。
[0089]如图4N所示，之后进行硅化反应和回刻形成填充各所述多晶硅栅3的顶部以及各所述源区5的表面的硅回刻区域的金属硅化物接触层，其中各所述多晶硅栅3的顶部的金属硅化物接触层用标记7b表示，各所述源区5的表面的金属硅化物接触层用标记7a表示。各所述多晶硅栅3的顶部的所述金属硅化物接触层7b形成互连结构，所述电流流动区201的各所述多晶硅栅3的顶部的侧墙实现所述源区5的金属硅化物接触层和所述多晶硅栅3的金属硅化物接触层之间的自对准隔离结构。
[0090]本发明实施例方法中，金属硅化物接触层7a和7b两侧都为所述第一介质层6，也即金属娃化物接触层7a和7b的形成区域由所述第一介质层6的图形结构自对准定义。
[0091]步骤十三、如图40所示，形成层间膜8，所述层间膜8形成于所述半导体衬底I的正面并覆盖各所述金属硅化物接触层和所述第一介质层6。较佳为，所述层间膜8由氧化膜组成。
[0092]步骤十四、形成穿过所述层间膜8的接触孔，接触孔的形成步骤包括先进行光刻刻蚀，即刻蚀接触孔区域的层间膜8，如图4P所示；之后再进行接触孔的金属填充，如图4Q所示。本发明实施例方法中，所述栅极引起区中的接触孔为第一接触孔并用标记9b表示，位于所述电流流动区201中的的接触孔为第二接触孔并用标记9a表示。所述第一接触孔9b的底部和栅极引出区的所述多晶硅栅3表面的金属硅化物接触7b连接;所述第二接触孔9a的底部和所述源区5的表面的金属娃化物接触7a连接。
[0093]步骤十五、如图4R所示，形成正面金属层10。如图4S所示，对所述正面金属层10进行光刻刻蚀形成源极和栅极，所述第一接触孔9b的顶部连接所述栅极，所述第二接触孔9a的顶部连接所述源极。
[0094]步骤十六、如图3所示，所述半导体衬底I的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层11并以所述背面金属层11作为漏极。
[0095]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种沟槽MOSFET，其特征在于，包括: 沟槽，通过硬质掩模层定义并形成于半导体衬底中；在所述沟槽的侧面和底部表面形成有栅介质层;在所述沟槽中填充有由多晶硅组成的多晶硅栅； 沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接； 在所述电流流动区的所述半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区； 所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面;第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖;对所述第一介质层回刻后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留； 以所述第一介质层回刻后的图形为自对准条件，各所述多晶硅栅的顶部的硅被回刻以及各所述源区的表面的硅被回刻，在各所述多晶硅栅的顶部的硅回刻区域以及各所述源区的表面的硅回刻区域填充有金属硅化物接触层;各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构； 层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层； 在所述栅极引起区中形成有穿过所述层间膜的第一接触孔，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接； 在所述电流流动区中形成有穿过所述层间膜的第二接触孔，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接； 栅极和源极由正面金属层图形组成，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极； 由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。2.如权利要求1所述的沟槽MOSFET，其特征在于:所述半导体衬底为硅衬底。3.如权利要求1或2所述的沟槽MOSFET，其特征在于:所述第一介质层由氧化膜或氮化膜组成，所述层间膜由氧化膜组成。4.如权利要求1或2所述的沟槽MOSFET，其特征在于:所述栅介质层为栅氧化层。5.如权利要求1或2所述的沟槽MOSFET，其特征在于:各所述金属硅化物接触为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。6.如权利要求1或2所述的沟槽MOSFET，其特征在于:所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型;或者，所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。7.如权利要求1或2所述的沟槽MOSFET，其特征在于:所述电流流动区的沟槽的步进小于I微米，所述沟槽的步进为沟槽的宽度和间距的和。8.一种沟槽MOSFET的制造方法，其特征在于，包括如下步骤: 步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层； 步骤二、采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽;沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通； 步骤三、在所述沟槽的侧面和底部表面形成栅介质层； 步骤四、进行多晶硅生长在所述沟槽中填充多晶硅形成多晶硅栅;所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接； 步骤五、对所述多晶硅栅进行回刻，回刻后的所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平； 步骤六、去除所述硬质掩模层，所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面； 步骤七、在电流流动区的所述半导体衬底表面形成第一导电类型的阱区，在所述阱区表面形成由第二导电类型的重掺杂区组成的源区； 步骤八、淀积第一介质层，所述第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖； 步骤九、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形将所述电流流动区打开以及将栅极引出区中的所述多晶硅栅顶部打开，所述栅极引出区的所述多晶硅栅外部被所述第一光刻胶图形覆盖； 步骤十、以所述第一光刻胶图形为掩模对所述第一介质层进行刻蚀，该刻蚀后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留;之后去除所述第一光刻胶图形； 步骤十一、以所述第一介质层的图形为自对准条件进行硅刻蚀，该硅刻蚀在各所述多晶硅栅的顶部以及各所述源区的表面形成硅回刻区域； 步骤十二、形成金属填充各所述多晶硅栅的顶部以及各所述源区的表面的硅回刻区域并进行硅化反应形成金属硅化物接触层;各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构； 步骤十三、形成层间膜，所述层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层；步骤十四、形成穿过所述层间膜的接触孔;第一接触孔位于所述栅极引起区中，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接;第二接触孔位于所述电流流动区中，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接；步骤十五、形成正面金属层并对所述正面金属层进行光刻刻蚀形成源极和栅极，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极； 步骤十六、所述半导体衬底的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层并以所述背面金属层作为漏极。9.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于:所述半导体衬底为娃衬底。10.如权利要求8或9所述的沟槽MOSFET的制造方法，其特征在于:所述第一介质层由氧化膜或氮化膜组成，所述层间膜由氧化膜组成。11.如权利要求8或9所述的沟槽MOSFET的制造方法，其特征在于:所述栅介质层为栅氧化层。12.如权利要求8或9所述的沟槽MOSFET的制造方法，其特征在于:各所述金属硅化物接触为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。13.如权利要求8或9所述的沟槽MOSFET的制造方法，其特征在于:所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型；或者，所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。14.如权利要求8或9所述的沟槽MOSFET的制造方法，其特征在于:所述电流流动区的沟槽的步进小于I微米，所述沟槽的步进为沟槽的宽度和间距的和。
【文档编号】H01L29/78GK106057676SQ201610374766
【公开日】2016年10月26日
【申请日】2016年5月31日
【发明人】范让萱, 缪进征
【申请人】上海华虹宏力半导体制造有限公司