一种高压功率器件终端结构的利记博彩app
【专利摘要】本发明属于半导体技术，特别涉及一种高压功率器件终端结构。本发明的结构，具有位于硅片体内的槽和P型保护环，体内槽与保护环结构的结合使得电场峰值从硅片表面转移到体内，终端区域的击穿点由硅片表面转移到槽内的介质层的两侧。由于介质层的临界击穿电场(约1e7V/cm)远高于硅的临界击穿电场(约1e5V/cm)，同时，与P型保护环交错排列的P型浮空岛使得P型保护环两侧的电场峰值降低而不减小终端区的反向阻断电压，避免了硅片体内PN结的提前击穿。
【专利说明】
一种高压功率器件终端结构
技术领域
[0001]本发明属于半导体技术，特别是涉及一种高压功率器件终端结构。
【背景技术】
[0002]高压功率半导体器件近年来在供电领域有较为广泛的应用，例如IGBT(绝缘栅双极型晶体管)、FRD(快恢复二极管)应用在汽车驱动、感应加热等领域，高压MOSEFT应用在LLC(逻辑链路控制)拓扑结构中。为了提高高压功率器件的性能，国内外研究者们相继提出了各种结构，例如超结结构，沟槽MOS结合P型保护环结构等。这些结构用来提高N-漂移区的掺杂浓度，以减小MOSFET的正向导通电阻。
[0003]高压功率器件的设计要考虑的一个重要问题是结终端结构设计，好的终端设计结构能有效提高器件的耐压、降低漏电和提高器件可靠性。传统终端结构中，为了使电场集中效应被削弱，通常采用了场限环、场板等技术使耗尽线在器件表面扩展，以提高击穿电压。但与此同时，这种终端结构也使得终端表面电场峰值非常高。这些高峰值电场使终端击穿发生在器件表面，当大量雪崩击穿电流流经器件表面时，对硅一二氧化硅表面产生影响，因而不利于高压功率器件的稳定性和长期可靠性。在高温反偏的条件下，电荷积累在终端区域，改变峰值电场形状，使反向泄露电流增大，降低功率器件的反向阻断电压。
【发明内容】
[0004]本发明的目的，就是为了解决高压领域中半导体功率器件反向阻断状态下，终端区域表面电场峰值较高的问题，提出一种具有低表面电场的高压功率器件终端结构，避免击穿点出现在半导体表面。
[0005]本发明技术方案:一种高压功率器件终端结构，包括器件过渡终端区和器件终端；所述器件过渡终端区和器件终端从下至上依次层叠设置的阴极电极9、重掺杂单晶硅衬底
1、N-掺杂区2和N型区3;器件过渡终端区的N型区3和部分器件终端的N型区3上层具有P型重掺杂区4;器件过渡终端区中具有第一沟槽11，所述第一沟槽11沿器件过渡终端区上表面垂直向下依次贯穿P型重掺杂区4和N型区3并延伸至N-掺杂区2中；所述第一沟槽11中填充有介质8，在介质8中具有多晶硅7，所述器件过渡终端区的P型重掺杂区4上表面具有多晶硅层10，所述多晶硅7与多晶硅层10连接;器件终端中具有多个第二沟槽8，所述第二沟槽8沿器件终端上表面垂直向下依次贯穿P型重掺杂区4和N型区3并延伸至N-掺杂区2中；所述第二沟槽8中填充有介质8，在介质8中具有多晶硅7;所述第二沟槽8的底部具有P型保护环6，所述P型保护环6将第二沟槽8位于N-掺杂区2中的部分包围；器件终端的N-掺杂区2中还具有多个浮空P型岛结构5，所述浮空P型岛结构5位于相邻的两个P型保护环6之间的下方，浮空P型岛结构5与P型保护环6呈交错设置;器件终端与器件过渡终端区相连部分的第二沟槽8及其下方的P型保护环6，一半位于器件终端中，一半位于器件过渡终端区中，该第二沟槽8中的多晶硅7与多晶硅层10接触;完全位于器件终端中的第二沟槽8，其中的多晶硅7部分与位于P型重掺杂区4上表面的分段的部分多晶硅接触;器件终端的N型区3上层远离器件过渡终端区一端具有N型重掺杂区12;所述N型区3的掺杂浓度大于N-掺杂区2的掺杂浓度三个数量级;所述P型重掺杂区4的掺杂浓度大于N型区3的掺杂浓度一到两个数量级。
[0006]进一步的，所述浮空P型岛结构5可为多层结构。
[0007]所述槽内填充介质层8采用二氧化娃、氮化物、高K介质，其厚度为600nm-900nmo
[0008]本发明的有益效果为:本发明的结构，具有位于硅片体内的槽11和P型保护环6，体内槽与保护环结构的结合使得电场峰值从硅片表面转移到体内，终端区域的击穿点由硅片表面转移到槽内的介质层8的两侧。由于介质层8的临界击穿电场(约le7V/cm)远高于娃的临界击穿电场(约le5V/cm)，同时，与P型保护环6交错排列的P型浮空岛5使得P型保护环6两侧的电场峰值降低而不减小终端区的反向阻断电压，避免了硅片体内PN结的提前击穿。
【附图说明】
[0009]图1是实施例1所提供的一种具有低表面电场的高压功率器件终端结构的剖面结构示意图；
[0010]图2是传统场限环终端结构在外加反偏电压时的表面横向电场分布示意图；
[0011]图3是实施例1所提供的一种具有低表面电场的高压功率器件终端结构在外加反偏电压时表面横向电场分布不意图；
[0012]图4是实施例1所提供的一种具有低表面电场的高压功率器件终端结构在外加反向电压时耗尽线示意图以及漂移区内表面电场分布示意图；
[0013]图5是在实施例1结构中不包含浮空P型岛结构在外加反偏电压时漂移区内的纵向电场分布不意图；
[0014]图6是实施例2所提供的一种具有低表面电场的高压功率器件终端结构的剖面结构示意图；
[0015]图7-图9是实施例1所提供的一种具有低表面电场的高压功率器件终端结构的制作过程中的结构示意图。
【具体实施方式】
[0016]下面结合附图和实施例对本发明的结构和原理进行详细说明。
[0017]实施例1
[0018]如图1所示，本例包括器件过渡终端区和器件终端;所述器件过渡终端区和器件终端从下至上依次层叠设置的阴极电极9、重掺杂单晶硅衬底1、N_掺杂区2和N型区3;器件过渡终端区的N型区3和部分器件终端的N型区3上层具有P型重掺杂区4;器件过渡终端区中具有第一沟槽11，所述第一沟槽11沿器件过渡终端区上表面垂直向下依次贯穿P型重掺杂区4和N型区3并延伸至N-掺杂区2中；所述第一沟槽11中填充有介质8，在介质8中具有多晶硅7，所述器件过渡终端区的P型重掺杂区4上表面具有多晶硅层10，所述多晶硅7与多晶硅层10连接;器件终端中具有多个第二沟槽8，所述第二沟槽8沿器件终端上表面垂直向下依次贯穿P型重掺杂区4和N型区3并延伸至N-掺杂区2中；所述第二沟槽8中填充有介质8，在介质8中具有多晶硅7;所述第二沟槽8的底部具有P型保护环6，所述P型保护环6将第二沟槽8位于N-掺杂区2中的部分包围;器件终端的N-掺杂区2中还具有多个浮空P型岛结构5，所述浮空P型岛结构5位于相邻的两个P型保护环6之间的下方，浮空P型岛结构5与P型保护环6呈交错设置;器件终端与器件过渡终端区相连部分的第二沟槽8及其下方的P型保护环6，一半位于器件终端中，一半位于器件过渡终端区中，该第二沟槽8中的多晶硅7与多晶硅层10接触;完全位于器件终端中的第二沟槽8，其中的多晶硅7部分与位于P型重掺杂区4上表面的分段的部分多晶硅接触;器件终端的N型区3上层远离器件过渡终端区一端具有N型重掺杂区12;所述N型区3的掺杂浓度大于N-掺杂区2的掺杂浓度三个数量级;所述P型重掺杂区4的掺杂浓度大于N型区3的掺杂浓度一到两个数量级。
[0019]本例的工作原理为:
[0020]器件工作于阻断状态时，元胞区和终端区的耐压原理是不同的，元胞区只需要考虑垂直方向的耐压，而终端区既要考虑垂直方向的耐压，又要考虑水平方向的耐压。
[0021 ]垂直方向上，由于槽11内的多晶硅8与表面的多晶硅10相连，因此，槽11内的多晶硅8与硅片表面的电势一致。进一步地，由于硅片表面的P型重掺杂区4，使得电场从硅片表面转移到了槽11内介质层8的侧壁。如图2所示，是实施例1的表面横向电场分布图，与图3中所不传统的场限环表面横向电场分布图相比，实施例1的娃片表面电场峰值大大降低，大部分电势的下降由介质层8承担。由于介质层8的临界击穿电场(约Ie7V/cm)远高于娃的临界击穿电场(约le5V/cm)，这使得终端区的临界击穿电场得以提高。同时，P型保护环6在槽11拐角的周围，保护了槽11的拐角处，避免拐角处的电场集中效应。进一步地，浮空P岛5交错排列在P型保护环6的下方，N型漂移区内的耗尽线分布及纵向电场分布如图4所示，相较于没有浮空P岛5的终端结构，如图5所示，E点的电场峰值提高，电场分布图形由CBID变成了CBGHID，斜率不变，电场线围成的面积增大，从而提高了终端区域的击穿电压。因此，在相同的终端耐压条件下，A点的电场峰值可以降低，避免了体内PN结和槽拐角处的提前击穿。为了实现更好的耐压，浮空P岛5在反向耐压下设计为完全耗尽状态。
[0022]水平方向上，从耗尽区边缘到元胞区的源电极(图中没有示出)，电势由Vds下降到0V。由于重掺杂P型区的位于硅片表面，表面电场较为平坦，峰值出现在槽与重掺杂P型区的交界处，如图6所示。
[0023]实施例2
[0024]如图4所示，本例的结构为在实施例1的基础上，将浮岛结构作为多层，可进一步降低终端结构的P型保护环两侧的电场峰值。
[0025]以实施例1为例，本发明的一种具有低表面电场的高压功率器件终端结构可以用以下方法制备得到，工艺步骤为:
[0026]1、单晶硅准备。采用N型重掺杂单晶硅衬底2，晶向为〈100>。
[0027]2、外延生长。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N型外延层。
[0028]3、浮空P型岛5注入。如图7所示，刻出浮空P型岛5的图形然后高能硼离子注入，通过调整注入能量和剂量改变掺杂浓度和结深。
[0029]4、外延生长。采用气相外延VPE等方法生长一定厚度和掺杂浓度更高的N型区3。
[0030]5、槽11刻蚀。如图8所示，采用离子刻蚀等方法在N型外延层上刻蚀出一定深度和宽度的槽。
[0031]6、P型保护环6注入。如图9所示。
[0032]7、槽11内介质层淀积。
[0033]8、多晶硅7回填。
[0034]9、化学机械抛光。
[0035]10、P型重掺杂区4注入。光刻出P型重掺杂区4的图形然后高能硼离子注入，注入角度可根据要求改变，通过调整注入能量和剂量改变掺杂浓度和结深。
[0036]11、N型重掺杂区12。光刻出N型重掺杂区12的图形然后高能砷离子注入。
[0037]12、终端区场板制备。在娃片表面淀积一层多晶娃，光刻、刻蚀形成多晶娃场板1。
[0038]13、背面减薄、金属化，形成阴极I。
[0039]制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
【主权项】
1.一种高压功率器件终端结构，包括器件过渡终端区和器件终端;所述器件过渡终端区和器件终端从下至上依次层叠设置的阴极电极(9)、重掺杂单晶硅衬底(1)、N-掺杂区(2)和N型区(3);器件过渡终端区的N型区(3)和部分器件终端的N型区(3)上层具有P型重掺杂区(4);器件过渡终端区中具有第一沟槽(11)，所述第一沟槽(11)沿器件过渡终端区上表面垂直向下依次贯穿P型重掺杂区(4)和N型区(3)并延伸至N-掺杂区(2)中；所述第一沟槽(11)中填充有介质(8)，在介质(8)中具有多晶硅(7)，所述器件过渡终端区的P型重掺杂区(4)上表面具有多晶硅层(10)，所述多晶硅(7)与多晶硅层(10)连接;器件终端中具有多个第二沟槽(8)，所述第二沟槽(8)沿器件终端上表面垂直向下依次贯穿P型重掺杂区(4)和N型区(3)并延伸至N-掺杂区(2)中；所述第二沟槽(8)中填充有介质(8)，在介质(8)中具有多晶硅(7);所述第二沟槽(8)的底部具有P型保护环(6)，所述P型保护环(6)将第二沟槽(8)位于N-掺杂区(2)中的部分包围；器件终端的N-掺杂区(2)中还具有多个浮空P型岛结构(5)，所述浮空P型岛结构(5)位于相邻的两个P型保护环(6)之间的下方，浮空P型岛结构(5)与P型保护环(6)呈交错设置;器件终端与器件过渡终端区相连部分的第二沟槽(8)及其下方的P型保护环(6)，一半位于器件终端中，一半位于器件过渡终端区中，该第二沟槽(8)中的多晶硅(7)与多晶硅层(10)接触;完全位于器件终端中的第二沟槽(8)，其中的多晶硅(7)部分与位于P型重掺杂区(4)上表面的分段的部分多晶硅接触;器件终端的N型区(3)上层远离器件过渡终端区一端具有N型重掺杂区(12);所述N型区(3)的掺杂浓度大于N-掺杂区(2)的掺杂浓度三个数量级;所述P型重掺杂区(4)的掺杂浓度大于N型区(3)的掺杂浓度一到两个数量级。2.根据权利要求1所述的一种高压功率器件终端结构，其特征在于，所述浮空P型岛结构(5)可为多层结构。
【文档编号】H01L29/06GK106024863SQ201610480723
【公开日】2016年10月12日
【申请日】2016年6月27日
【发明人】李泽宏, 李爽, 陈文梅, 陈哲, 曹晓峰, 李家驹, 罗蕾, 任敏
【申请人】电子科技大学