闪存单元及其编程方法
【专利摘要】一种闪存单元及其编程方法。所述闪存单元包括：P型衬底，其内形成有P阱以及深N阱，所述深N阱适于将所述P阱及所述P型衬底隔离；位于所述P阱上方的中间电极、第一存储位及第二存储位；其中，所述第一存储位和第二存储位对称分布于所述中间电极的两侧；所述第一存储位包括：第一位线电极、第一控制栅极以及第一浮栅；所述第二存储位包括：第二位线电极、第二控制栅极以及第二浮栅，所述第一位线电极和第二位线电极位于所述P阱内部，所述第一控制栅极、第一浮栅、第二控制栅极以及第二浮栅位于所述P阱上方。应用上述方案，可以提高闪存单元的编程效率。
【专利说明】
闪存单兀及其编程方法
技术领域
[0001]本发明涉及存储器技术领域，具体涉及一种闪存单元及其编程方法。
【背景技术】
[0002]闪存(flashmemory)作为一种集成电路存储器件，由于其具有电可擦写存储信息的功能，而且断电后存储的信息不会丢失，因而被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常，依据闪存单元栅极结构的不同，闪存分为堆叠栅极闪存和分离栅极闪存两种类型。这两种闪存都需要将闪存单元以适合本身操作的阵列进行排布，每一闪存单元都用来储存单一位的数据。其中，分裂栅极闪存单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。
[0003]图1是现有的一种闪存单元MO的剖面结构示意图，所述闪存单元MO为双分离栅晶体管结构，包括两个对称分布的存储位，每个存储位存储一位数据。具体地，所述闪存单元MO包括:P型衬底100;位于所述P型衬底100上方的中间电极103;对称分布于所述中间电极103两侧的第一存储位和第二存储位。其中，所述第一存储位包括第一位线电极101、第一控制栅极104以及第一浮栅105;第二存储位包括第二位线电极102、第二控制栅极106以及第二浮栅107。所述第一位线电极101和所述第二位线电极102位于所述P型衬底100内部，所述第一控制栅极104、所述第一浮栅105、所述第二控制栅极106以及所述第二浮栅107位于所述P型衬底100上方。
[0004]多个图1所示的闪存单元成阵列排布形成闪存阵列，每个闪存单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线。通过所述控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压，以及在所述P型衬底100上施加OV的电压，实现对所述第一存储位和所述第二存储位的读、写以及擦除操作。
[0005]然而，上述闪存单元的编程效率较低，导致对该闪存单元的写入速度较慢，难以满足用户要求。
【发明内容】
[0006]本发明解决的技术问题是如何提高闪存单元的编程效率，以提高闪存单元的写入速度。
[0007]为解决上述技术问题，本发明实施例提供一种闪存单元，所述闪存单元包括:
[0008]P型衬底，其内形成有P阱以及深N阱，所述深N阱适于将所述P阱及所述P型衬底隔离；
[0009]位于所述P阱上方的中间电极、第一存储位及第二存储位；
[0010]其中，所述第一存储位和第二存储位对称分布于所述中间电极的两侧;所述第一存储位包括:第一位线电极、第一控制栅极以及第一浮栅;所述第二存储位包括:第二位线电极、第二控制栅极以及第二浮栅，所述第一位线电极和第二位线电极位于所述P阱内部，所述第一控制栅极、第一浮栅、第二控制栅极以及第二浮栅位于所述P阱上方。
[0011]可选地，所述P阱及深N阱的数量分别为一个。
[0012]可选地，所述深N阱设置在所述P阱的底部及所述P型衬底之间。
[0013]本发明实施例还提供了一种闪存单元的编程方法，所述闪存单元包括:P型衬底，其内形成有P阱以及深N阱，所述深N阱适于将所述P阱及所述P型衬底隔离;位于所述P阱上方的中间电极、第一存储位及第二存储位;其中，所述第一存储位和第二存储位的对称分布于所述中间电极的两侧；所述第一存储位包括:第一位线电极、第一控制栅极以及第一浮栅;所述第二存储位包括:第二位线电极、第二控制栅极以及第二浮栅，所述第一位线电极和第二位线电极位于所述P阱内部，所述第一控制栅极、第一浮栅、第二控制栅极以及第二浮栅位于所述P阱上方；
[0014]所述方法包括:对所述第一存储位进行编程操作时，施加第一编程电压至所述中间电极，施加第二编程电压至所述第一控制栅极，施加第三编程电压至所述第二控制栅极，施加第四编程电压至所述第一位线电极，施加编程电流至所述第二位线电极，施加第五编程电压至所述P阱，施加第六编程电压至所述深N阱，施加第七编程电压至所述P型衬底;对所述第二存储位进行编程操作时，施加所述第一编程电压至所述中间电极，施加所述第二编程电压至所述第二控制栅极，施加所述第三编程电压至所述第一控制栅极，施加所述第四编程电压至所述第二位线电极，施加所述编程电流至所述第一位线电极，施加所述第五编程电压至所述P阱，施加所述第六编程电压至所述深N阱，施加所述第七编程电压至所述P型衬底;所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μΑ至4μΑ，所述第五编程电压小于0V，所述第六编程电压为预设电压，所述第七编程电压为0V。
[0015]可选地，所述P阱及深N阱的数量分别为一个。
[0016]可选地，所述深N阱设置在所述P阱的底部及所述P型衬底之间。
[0017]可选地，所述第五编程电压为-2.5V至-0.5V。
[0018]可选地，所述第五编程电压为-1V。
[0019]可选地，所述预设电压为电源电压或0V。
[0020]与现有技术相比，本发明实施例的技术方案具有以下有益效果:
[0021]通过在闪存单元的P型衬底内形成P阱及深N阱，由于所述深N阱适于将所述P阱及所述P型衬底隔离，因此，在对所述闪存单元进行编程时，可以在P阱上施加负向电压，进而可以提高浮栅与P阱之间纵向电场的强度，增加电子注入的概率，从而可以提高编程效率。
【附图说明】
[0022]图1是现有技术中闪存单元的结构示意图；
[0023]图2是本发明实施例中一种闪存单元的结构示意图。
【具体实施方式】
[0024]目前，在对图1示出的闪存单元进行编程时，除了通过控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压外，需要在P型衬底100上施加OV的电压，S卩PW =0V。此时，P型衬底与各浮栅之间的纵向电场的强度较低，电子注入的概率较小，最终导致所述闪存单元的编程效率较低。
[0025]针对上述问题，本发明实施例提供了一种闪存单元，所述闪存单元的P型衬底内形成P阱及深N阱，通过深N阱将所述P阱及所述P型衬底隔离，因此，在对所述闪存单元进行编程时，可以在P阱上施加负向电压，进而可以提高浮栅与P阱之间纵向电场的强度，增加电子注入的概率，从而可以提高编程效率。
[0026]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细地说明。
[0027]参照图2，本发明实施例提供了一种闪存单元20。所述闪存单元20可以包括:
[0028]P型衬底201，其内形成有P阱202以及深N阱203，所述深N阱203适于将所述P阱202及所述P型衬底201隔离；
[0029]位于所述P阱202上方的中间电极204、第一存储位及第二存储位；
[0030]其中，所述第一存储位和第二存储位对称分布于所述中间电极204的两侧。所述第一存储位包括:第一位线电极205、第一控制栅极206以及第一浮栅207;所述第二存储位包括:第二位线电极208、第二控制栅极209以及第二浮栅210，所述第一位线电极205和第二位线电极206位于所述P阱202内部，所述第一控制栅极206、第一浮栅207、第二控制栅极209以及第二浮栅210位于所述P阱202上方。
[0031]在具体实施中，所述P型衬底201内形成的P阱202以及深N阱203的数量不受限制。比如，在一P型衬底201内，可以仅形成一个P阱202以及一个深N阱203，也可以形成多个P阱202以及多个深N阱203。所述P阱202与所述深N阱203可以——对应，也可以多个P阱202对应一个深N阱203，只要所述深N阱203可以将所述P阱202与P型衬底201隔离即可。
[0032]在具体实施中，所述深N阱203与所述P阱202之间的位置关系可以存在多种，比如，所述深N阱203可以设置在所述P阱202的底部及所述P型衬底201之间，也可以设置在所述P阱202的侧面和底部周围的区域，具体不受限制，只要所述深N阱203可以将所述P阱202与P型衬底201隔离即可。
[0033]多个图2所示的闪存单元成阵列排布形成闪存阵列，每个闪存单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线。通过所述控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压，以及在所述P型衬底201、P阱202以及深N阱203上施加相应的电压，实现对所述第一存储位和所述第二存储位的读、写以及擦除操作。
[0034]为了使本领域技术人员更好地理解和实现本发明的实施例，以下对上述闪存单元的编程方法进行详细描述。
[0035]在具体实施中，对所述第一存储位进行编程操作时，施加第一编程电压至所述中间电极204，施加第二编程电压至所述第一控制栅极206，施加第三编程电压至所述第二控制栅极209，施加第四编程电压至所述第一位线电极205，施加编程电流至所述第二位线电极208，施加第五编程电压PW至所述P阱202，施加第六编程电压DNW至所述深N阱203，施加第七编程电压Psub至所述P型衬底201。
[0036]对所述第二存储位进行编程操作时，施加所述第一编程电压至所述中间电极204，施加所述第二编程电压至所述第二控制栅极209，施加所述第三编程电压至所述第一控制栅极206，施加所述第四编程电压至所述第二位线电极208，施加所述编程电流至所述第一位线电极205施加所述第五编程电压PW至所述P阱202，施加所述第六编程电压DNW至所述深N阱203，施加所述第七编程电压Psub至所述P型衬底201。
[0037]需要说明的是，在具体实施中，所述第一编程电压、所述第二编程电压、所述第三编程电压、所述第四编程电压以及所述第五编程电压PW的电压值、所述编程电流的电流值可以根据所述闪存单元的特性及实际设计需求进行设定。
[0038]在本发明的实施例中，以所述P阱202及深N阱203的数量分别为一个为例，所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μΑ至4μΑ，所述第五编程电压PW为-2.5V至-0.5V。进一步，所述第一编程电压可以为1.5V，所述第二编程电压可以为8V，所述第三编程电压可以为5V，所述第四编程电压可以为5V，所述第五编程电压PW为-1V。
[0039]在具体实施中，所述第六编程电压DNW通常为一稳定的电压值，比如，所述第六编程电压DNW可以为OV，也可以为电源电压。所述第七编程电压Psub通常为OV。
[0040]综上所述，由于第五编程电压PW为负向电压，因此，在对第一存储位或第二存储位进行编程时，可以提高P阱202与第一浮栅207之间纵向电场的强度，或者提高P阱202与第二浮栅210之间纵向电场的强度，提高电子的注入概率，也就可以提高对所述第一存储位或第二存储位进行编程的效率。
[0041]本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括:R0M、RAM、磁盘或光盘等。
[0042]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种闪存单元，其特征在于，包括: P型衬底，其内形成有P阱以及深N阱，所述深N阱适于将所述P阱及所述P型衬底隔离； 位于所述P阱上方的中间电极、第一存储位及第二存储位； 其中，所述第一存储位和第二存储位对称分布于所述中间电极的两侧;所述第一存储位包括:第一位线电极、第一控制栅极以及第一浮栅;所述第二存储位包括:第二位线电极、第二控制栅极以及第二浮栅，所述第一位线电极和第二位线电极位于所述P阱内部，所述第一控制栅极、第一浮栅、第二控制栅极以及第二浮栅位于所述P阱上方。2.如权利要求1所述的闪存单元，其特征在于，所述P阱及深N阱的数量分别为一个。3.如权利要求2所述的闪存单元，其特征在于，所述深N阱设置在所述P阱的底部及所述P型衬底之间。4.一种闪存单元的编程方法，其特征在于，所述闪存单元包括:P型衬底，其内形成有P阱以及深N阱，所述深N阱适于将所述P阱及所述P型衬底隔离；位于所述P阱上方的中间电极、第一存储位及第二存储位;其中，所述第一存储位和第二存储位的对称分布于所述中间电极的两侧;所述第一存储位包括:第一位线电极、第一控制栅极以及第一浮栅;所述第二存储位包括:第二位线电极、第二控制栅极以及第二浮栅，所述第一位线电极和第二位线电极位于所述P阱内部，所述第一控制栅极、第一浮栅、第二控制栅极以及第二浮栅位于所述P阱上方； 所述方法包括: 对所述第一存储位进行编程操作时，施加第一编程电压至所述中间电极，施加第二编程电压至所述第一控制栅极，施加第三编程电压至所述第二控制栅极，施加第四编程电压至所述第一位线电极，施加编程电流至所述第二位线电极，施加第五编程电压至所述P阱，施加第六编程电压至所述深N阱，施加第七编程电压至所述P型衬底； 对所述第二存储位进行编程操作时，施加所述第一编程电压至所述中间电极，施加所述第二编程电压至所述第二控制栅极，施加所述第三编程电压至所述第一控制栅极，施加所述第四编程电压至所述第二位线电极，施加所述编程电流至所述第一位线电极，施加所述第五编程电压至所述P阱，施加所述第六编程电压至所述深N阱，施加所述第七编程电压至所述P型衬底； 所述第一编程电压为1.3V至1.8V，所述第二编程电压为6V至9V，所述第三编程电压为4V至6V，所述第四编程电压4V至6V，所述编程电流为0.5μΑ至4μΑ，所述第五编程电压小于0V，所述第六编程电压为预设电压，所述第七编程电压为0V。5.如权利要求4所述的闪存单元的编程方法，其特征在于，所述P阱及深N阱的数量分别为一个。6.如权利要求4所述的闪存单元的编程方法，其特征在于，所述深N阱设置在所述P阱的底部及所述P型衬底之间。7.如权利要求6所述的闪存单元的编程方法，其特征在于，所述第五编程电压为-2.5V至-0.5V。8.如权利要求7所述的闪存单元的编程方法，其特征在于，所述第五编程电压为-1V。9.如权利要求4-7任一项所述的闪存单元的编程方法，其特征在于，所述预设电压为电源电压或OV。
【文档编号】G11C16/14GK106024799SQ201610297884
【公开日】2016年10月12日
【申请日】2016年5月6日
【发明人】杨光军
【申请人】上海华虹宏力半导体制造有限公司