具有可调整的低击穿电压的齐纳二极管的利记博彩app
【专利摘要】本发明涉及具有可调整的低击穿电压的齐纳二极管。提供一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1)，形成在具有第二导电类型的半导体衬底(SUB)的表面上；具有第二导电类型的阳极区域(AD1)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1)与衬底的其余部分相隔离；第一导电区域(CDC,EDC,ED1)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场；以及第二导电区域(GT1,GTC)，被配置为当其经受足够的电压时生成与所述阴极区域和阳极区域之间的界面相平行的第二电场。
【专利说明】
具有可调整的低击穿电压的齐纳二极管
技术领域
[0001]本发明涉及齐纳二极管。
【背景技术】
[0002]齐纳二极管普遍地用来在电路中调节电压或者用来提供稳定的参考电压。出于这个目的，齐纳二极管与电压源并联地反向连接。当由电压源提供的电压达到二极管的击穿电压时，二极管变得导通并且于是将电压保持在这个值。
[0003]本发明特别地适用于具有自备的低功率电源的对象、通信对象以及能量采集电路。在这些应用中，希望齐纳二极管的击穿电压尽可能地低。
[0004]图1为形成在由具有例如P的第一导电类型的半导体材料制成的衬底中的传统的齐纳二极管的横截面。齐纳二极管包括具有例如N的第二导电类型的掺杂的阱NW，形成齐纳二极管的阳极区。齐纳二极管包括形成在阱NW中的具有第一 P+导电类型的高掺杂的阴极区域⑶。区域⑶形成在具有第二 N+导电类型的高掺杂的区域ZD上。区域⑶和ZD通过浅沟槽隔离STI与阱NW的其余部分相隔离。齐纳二极管包括形成在阱NW中的具有第二 N+导电类型并且通过沟槽STI与阴极区域相隔离的高掺杂阳极连接区域ED。进一步，衬底SUB包括具有第一 P+导电类型的高掺杂区域SP，形成衬底SUB的偏置区域。衬底偏置区域SP通过浅沟槽隔离STI与区域⑶、ZD相隔离。
[0005]图2描绘了根据施加在区域CD和ED之间的反向电压而经过齐纳二极管的电流的变化的曲线Cl I。曲线Cl I示出了传统的反向偏置齐纳二极管的操作。在OV和大约2.5V之间，经过二极管的电流保持为低(低于10—12A)。从大约2.5V并且一直到大约5.2V，经过二极管的电流线性增加(根据对数尺度)直到大约10—8A。从所谓的“带间”现象导致的这个操作区域不能被用来提供参考电压或者执行电压调节。在大约5.2V之上，击穿现象出现，通过雪崩效应二极管变得高导通，而同时到达了约为5.5V的被称为“击穿电压”的最大电压BV。二极管保持这个电压为恒定，而无论电流强度如何，只要电流保持在大约10—8A和10—6A之间。齐纳二极管大致上在这个操作区域中使用，从而提供稳定的参考电压或者执行电压调节。
[0006]—个已经做出的建议在于，通过薄化区域ZD来降低齐纳二极管的击穿电压，从而获得在两个导电类型的区域CD和ZD之间的尽可能突然的过渡。然而，由于区域ZD的非常低的厚度，这个方案到达了限制。这个方案允许获得较之在曲线Cll上而言在低电压值处更为迅速地增加的电流。击穿现象同样在较之曲线Cll上而言更低的电压处发生，但是电压根据电流持续增加。“带间”现象倾向于在电压值和电流值的更广的范围之上延伸。在这些条件下，齐纳二极管不能被用来提供参考电压或者执行电压调节。
[0007]因此希望制造具有低于1.5V的最低可能击穿电压的齐纳二极管。对于这个二极管还希望其接着通过实施通常用来制作CMOS晶体管的制造步骤而被制作在集成电路中。还可能希望制作可以进行击穿电压调节的齐纳二极管。
【发明内容】
[0008]一些实施例涉及一种齐纳二极管，包括:具有第一导电类型的阴极区域，形成在具有第二导电类型的半导体衬底的表面上;具有第二导电类型的阳极区域，形成在阴极区域之下，该阴极区域和阳极区域通过沟槽隔离与衬底的其余部分相隔离；以及第一导电区域，被配置为当其经受足够的电压时生成与阴极区域和阳极区域之间的界面相垂直的第一电场。根据一个实施例，齐纳二极管包括第二导电区域，被配置为当其经受足够的电压时生成与阴极区域和阳极区域之间的界面相平行的第二电场。
[0009]根据一个实施例，第二导电区域包括埋置栅极，该埋置栅极仅通过栅极的电介质层与阳极区域相分离。
[0010]根据一个实施例，齐纳二极管包括:形成在衬底中的具有第一导电类型的阱，阴极区域形成在阱的表面上，并且阳极区域在阱中形成在阴极区域之下；以及具有第一导电类型的阳极连接区域，形成在阱的表面上并且与阴极区域相隔离。
[0011 ]根据一个实施例，阱通过浅沟槽与衬底相隔离。
[0012]根据一个实施例，栅极形成在阴极区域和阳极连接区域之间。
[0013]根据一个实施例，栅极围绕阴极区域和阳极区域。
[0014]根据一个实施例，栅极形成在阴极区域和阳极区域中。
[0015]根据一个实施例，栅极具有八角形或矩形形状。
[0016]根据一个实施例，第一导电区域和第二导电区域是互连的。
[0017]—些实施例还可以涉及包括如前所限定的齐纳二极管的电路。
[0018]—些实施例还可以涉及用于控制如前所限定的齐纳二极管的方法，该方法包括步骤:对阴极区域施加第一电压，对阳极区域施加第二电压从而反向偏置齐纳二极管，第一电压和第二电压之间的差大于或等于齐纳二极管的击穿电压。根据一个实施例，该方法包括将第三电压施加到第二导电区域从而生成与阴极区域和阳极区域之间的界面相平行的电场的步骤。
[0019]根据一个实施例，第二导电区域包括埋置栅极，该埋置栅极仅通过栅极的电介质层与阳极区域相分离，该方法包括将第三电压施加到栅极的步骤。
[0020]根据一个实施例，第三电压被设置为等于第一电压。
[0021]根据一个实施例，该方法包括根据齐纳二极管所达到的击穿电压来调整第三电压的步骤。
[0022]根据一个实施例，击穿电压通过引起第三电压在第一电压和第二电压之间变化而在1.2 V和5 V之间可调整。
【附图说明】
[0023]下面将关于但不限于附图对本发明的一些实施例的示例进行描述，其中:
[0024]上面所描述的图1为传统的齐纳二极管的横截面；
[0025]上面所描述的图2描绘了根据传统的齐纳二极管的端子处的电压的电流的特性曲线，
[0026]图3为根据一个实施例的齐纳二极管的横截面，
[0027]图4为图3的齐纳二极管的详细局部横截面，
[0028]图5描绘了根据图3的齐纳二极管的端子处的电压的电流的特性曲线，
[0029]图6为根据另一个实施例的齐纳二极管的横截面，
[0030]图6A描绘了根据图6的齐纳二极管的端子处的电压的电流的特性曲线，
[0031 ]图7为根据一个实施例的齐纳二极管的顶视图，
[0032]图8和图9为根据另一个实施例的齐纳二极管的横截面和顶视图，
[0033]图10为根据另一个实施例的图8的二极管的顶视图，
[0034]图11和图12为根据另一个实施例的齐纳二极管的横截面和顶视图，
[0035]图13为根据另一个实施例的图11的齐纳二极管的顶视图，
[0036]图14为根据另一个实施例的齐纳二极管的横截面。
【具体实施方式】
[0037]图3描绘了根据一个实施例的齐纳二极管ZR。齐纳二极管形成在由具有例如P的第一导电类型的掺杂的半导体材料制成的衬底SUB中。齐纳二极管ZR包括具有例如为N+的第二导电类型的高掺杂的阴极区域CDl，该阴极区域CDl叠加在具有第一导电类型(P)的掺杂的阳极区域ADl上。区域CD1、AD1形成在具有第一导电类型(在所考虑的例子中为N)的掺杂的阱NW中，该阱NW形成在衬底SUB中。由此，齐纳二极管ZR包括由区域ADl并且特别地由区域ADl和区域⑶I之间的界面以及区域ADl和阱NW之间的界面形成的结区NPN。阱NW通过浅沟槽隔离STII与衬底的其余部分相隔离。齐纳二极管ZR还包括具有第二导电类型(N+)的高掺杂区域EDl，形成用于对阱NW进行偏置并且用于连接二极管ZR的阳极的区域。此外，衬底SUB包括具有第一导电类型(P+)的一个或多个高掺杂区域SPl，形成衬底SUB的偏置区域。齐纳二极管ZR还包括形成在区域CDl上的阴极接触焊盘CDC以及形成在区域EDl上的阳极接触焊盘H)C。衬底的一个或多个偏置接触SPC形成在衬底SUB偏置区域SPP上。
[0038]根据一个实施例，齐纳二极管ZR包括形成在阱NW中的垂直埋置栅极GTl，从而仅通过电介质层GTD与区域⑶1、区域ADl和区域EDl以及阱NW相分离。提供栅极GTl以通过栅极接触焊盘GTC接收偏置电压GV ο电压GV可以由还对阴极接触焊盘CDC提供阴极电压CV并且对阳极接触焊盘H)C提供阳极电压AV的电路CMD来提供。电介质层GTD可以具有在5nm和15nm之间的厚度，取决于所使用的制造技术以及有待实现的电压。由此，层GTD可以具有数量级为I Onm的厚度。
[0039]可以通过在衬底SUB中蚀刻孔或者沟槽、通过例如经由氧化而在沟槽的壁和底部上形成电介质层GTD、并且接着通过利用例如金属或多晶硅的导电材料填充沟槽来制作栅极GT1。通常实施这些制备步骤以及那些使得不同掺杂区域以及沟槽STI得以形成的制造步骤来制作基于CMOS晶体管的电路。
[0040]图4更为详细地描绘了由与阱NW相接触的区域ADl和区域CDl制成的齐纳二极管ZR的结区NPN，并且特别是，在栅极GTl的附近的结区NPN的部分。当齐纳二极管ZR为反向偏置时，阴极接触焊盘CDC接收到比施加到阱偏置接触焊盘EDC的电压更低的电压。在这些条件下，从区域ADl朝向区域CDl的电场Ez出现在区域ADl中。如果栅极GTl接收正电压，朝向栅极GTl的电场Ex同样出现在区域ADl中，其平行于区域CDl和ADl之间的界面平面。电场Ez和电场Ex的同时出现形成了在场Ez和Ex的方向之间的角度扇区中定向的所产生的场Er。可以看出场Er的幅度高于场Ez的幅度。除了这种增加电场的效应之外，由于栅极GTl直接与结区NPN相接触，所以还有邻近效应。结果是在结区NPN中出现的电荷经受较高的电场并且由此在施加到区域CDl的较低电压的影响下变得移动，这种移动性导致了通过雪崩效应的击穿现象。由此，栅极GTl在此用作电传导元件从而在结区NPN的附近带来电压，因此生成电场
Ex0
[0041]图5描绘了经过齐纳二极管ZR的电流根据施加到阴极区域CDl的电压CV、施加到阳极连接区域EDl的为零的电压AV以及施加到区域SPC的也为零的电压的变化的曲线C12、C13。在曲线C12的情况下，栅极GTl接收等于施加到接触焊盘EDC的阳极电压AV的电压，例如设置为0V。在曲线C13的情况下，栅极GTl接收接近于1.3V的电压GV。对于曲线C12是在OV和接近2.7V之间，并且对于曲线C13为接近1.1V处，经过二极管ZR的电流根据对数尺度而线性增加，而同时保持非常低(低于10—13A)。对于曲线C12为在1.1V之上并且对于曲线C13为2.7V之上，出现击穿现象，二极管ZR在对于曲线C12为接近2.9V的击穿电压BV处并且在对于曲线C13为接近1.3V的击穿电压BVl处变得高度导电。二极管ZR保持这个电压为恒定，而无论电流强度如何，只要电流保持为大于接近5.10—12A。还可以通过将施加到栅极GTl的电压GV设置到等于或者大于击穿电压BVl的电压处来获得曲线C13，例如设置到1.3V和1.5V之间的值。
[0042]如果栅极GTl的电压从例如设置到OV的阳极电压AV开始增加(曲线C12)，则获得位于曲线C12和C13之间的具有基本上与曲线C12和C13相同的形状的曲线。对曲线C12和曲线C13的对比显示出施加在栅极GTl上的电压从阳极电压AV( S卩，0V)切换到电压BVl使得二极管ZR的击穿电压从电压BV降低到电压BVl。
[0043]根据一个实施例，二极管ZR的击穿电压BV、BV1例如由电路CMD通过调整在阳极电压AV和阴极电压CV之间的施加到栅极GTl的电压GV而得到控制。以这种方式，齐纳二极管ZR可以用来产生可调整的参考电压源或者具有可调整的设置点电压的电压调节器。
[0044]图6描绘了根据另一个实施例的具有低击穿电压的齐纳二极管ZR’。二极管ZR’与齐纳二极管ZR的区别之处在于，其没有包括由接触焊盘⑶C、EDC、GTC形成的三个连接端子，而是由阴极CDC接触焊盘和阳极EDC接触焊盘形成的仅仅两个接触端子，栅极接触焊盘GTC耦合到阴极接触焊盘CDC。
[0045]图6A描绘了经过齐纳二极管ZR’的电流根据施加到阴极区域CDl的电压CV、施加到阳极连接区域EDl的为零的电压AV以及施加到区域SPC的也为零的电压的变化的曲线C14。曲线C14基本上对应于图5的曲线C13，齐纳二极管ZR’具有击穿电压BVl。接触焊盘⑶C和GTC之间的连接可以例如通过遮盖阴极区域CDl和栅极GTl的单一接触焊盘来获得。
[0046]图7描绘了根据一个实施例的齐纳二极管ZR。在图7中，栅极GTl将区域CD1、区域ADI与偏置区域EDI相隔离。沟槽ST11围绕着包括区域CD 1、区±|^AD 1、栅极GTI以及区域EDI的区。一个或多个用于对衬底SUB进行偏置的区域SPl可以围绕着由沟槽STIl界定的二极管ZR而形成。
[0047]图8和图9描绘了根据另一个实施例的齐纳二极管ZR1。在图8和图9中，二极管ZRl包括具有第二导电类型(N+)的高掺杂的阴极区域CD2，该阴极区域CD2叠加在具有第一导电类型(P)的掺杂的阳极区域AD2上。区域⑶2、AD2形成在具有第二导电类型(N)的掺杂的阱NW中，该阱NW形成在衬底SUB中。
[0048]根据一个实施例，埋置栅极GT2形成在区域CD2、AD2中，从而与二极管ZRl的结区NPN相接触。包括栅极GT2的区域⑶2、AD2通过浅沟槽隔离STI2与阱NW的其余部分相隔离。齐纳二极管ZRl还包括在阱NW中的具有第二导电类型(N+)的高掺杂区域ED2，形成用于对阱NW进行偏置并且用于连接二极管ZRl的阳极的区域。阱NW通过浅沟槽隔离STI3与衬底SUB的其余部分相隔离。此外，衬底SUB包括具有第一导电类型(P+)的一个或多个高掺杂区域SPl，形成衬底SUB的偏置区域。齐纳二极管ZRl还包括形成在区域⑶2上的阴极接触焊盘⑶C、形成在区域ED2上的阳极接触焊盘EDC以及形成在栅极GT2上的栅极接触焊盘GTC。一个或多个偏置接触SPC形成在衬底SUB偏置区域SPP上。
[0049]在图9中，沟槽隔离STI2、STI3隔离三个区域，S卩，中间区域以及两个侧部区域，该两个侧部区域包括在中间区域的任意侧上的阳极连接区域Η)2。中间区域包括栅极GT2以及在栅极的任意侧上的阴极区域CD2。
[0050]图10描绘了根据另一个实施例的具有可以与图8中的相似的横截面配置的齐纳二极管ZR2。二极管ZR2包括叠加在阳极区域上的阴极区域⑶3，该阴极区域⑶3围绕埋置栅极GT3，阴极区域⑶3被沟槽隔离STI4围绕。二极管ZR2还包括阳极连接区域ED3，阳极连接区域ED3围绕沟槽隔离STI4并且通过沟槽隔离STI5与衬底SUB相隔离。阴极区域⑶3和阳极连接区域ED3以及沟槽STI4和STI5具有八角形形状。栅极GT3可以具有正方形形状或者更为普遍地具有矩形形状，或者甚至为八角形形状。
[0051]图11和图12描绘了齐纳二极管ZR3，其包括叠加在具有第一导电类型(P)的掺杂的阳极区域AD4上的具有第二导电类型(N+)的高掺杂的阴极区域CD4。区域CD4、AD4形成在阱NW中并且通过形成在围绕着区域⑶4、AD4的沟槽中的埋置栅极GT4与阱NW的其余部分相隔离。阳极连接区域Η)4沿着栅极GT4的外部边沿形成在阱NW中。阱NW通过围绕着栅极GT4和阳极连接区域Η)4的沟槽隔离STI6与衬底SUB相隔离。
[0052]图13描绘了根据另一个实施例的具有可以与图11中的相似的横截面配置的齐纳二极管ZR4。二极管ZR4包括叠加在阳极区域上的阴极区域⑶5，该阴极区域CD5被埋置栅极GT5围绕，栅极GT5被阳极连接区域ED5围绕。二极管ZR4还包括将阳极连接区域ED5和阱NW与衬底SUB相隔离的浅沟槽隔离STI7。阴极区域CD5和阳极连接区域ED5以及栅极GT5和沟槽STI7具有八角形形状。
[0053]本领域的技术人员将会理解的是，本发明允许有各种可替代的实施例和各种应用。特别地，本发明并不限于所提出的齐纳二极管的不同区域的形状。除了所描述的矩形和八角形形状之外的形状可以被考虑用于齐纳二极管的不同区域。由此，圆形和正方形形状以及其他多边形形状可以被考虑用于这些区域。
[0054]此外，在所有上面所讨论的实施例中，形成齐纳二极管的不同区域的掺杂的导电类型可以反转。由此，图14描绘了具有二极管ZR的形状的齐纳二极管ZR5，其形成在具有第一导电类型(P)的掺杂的阱PW中，阱PW形成在通过在衬底SUB中深度地注入具有第二导电类型(N)的掺杂剂而形成的阱NO中。如上，阱PW通过沟槽隔离STI8与阱NO相隔离。阱NO可以通过浅沟槽隔离STI9与衬底SUB相隔离。二极管ZR5包括埋置在阱PW中的垂直栅极GT6。在图14的例子中，栅极GT6通过沟槽隔离STI8在一侧上界定具有第一导电类型(P+)的高掺杂阴极区域⑶6，该阴极区域⑶6叠加在具有第二导电类型(N)的阳极区域AD6上。栅极GT6通过沟槽隔离STI8在另一侧上界定具有第一导电类型(P+)的高掺杂阳极连接区域ED6。区域⑶6和区域ED6由各自的接触焊盘CDC和接触焊盘EDC加盖。阱NO通过具有第二导电类型(N+)的每一个都由偏置接触焊盘SNC加盖的高掺杂偏置区域SNC而偏置(接地)。应当注意的是，齐纳二极管ZR5通过对阴极接触焊盘CDC施加比施加到偏置接触焊盘EDC用于对阱PW进行偏置的电压更低的电压而被反向偏置。
[0055]此外，毋庸置疑的是，上面所描述的各种实施例可以以不同的方式进行组合，而同时仍然处于本发明的框架内。
【主权项】
1.一种齐纳二极管，包括: 具有第一导电类型的阴极区域(CD1-CD6)，形成在具有第二导电类型的半导体衬底(SUB，NO)的表面上， 具有所述第二导电类型的阳极区域(AD1-AD6)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1-STI8)与衬底的其余部分相隔离，以及 第一导电区域(00(:30(:301406)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场(Ez)， 其特征在于，所述齐纳二极管包括第二导电区域(GT1-GT6，GTC)，所述第二导电区域被配置为当其经受足够的电压时生成与所述阴极区域(CD1-CD6)和所述阳极区域(AD1-AD6)之间的界面相平行的第二电场(Ex)。2.根据权利要求1所述的齐纳二极管，其中所述第二导电区域(GT1-GT6，GTC)包括埋置栅极(GT1-GT6)，所述埋置栅极仅通过该栅极的电介质层(GTD)与所述阳极区域(AD1-AD6)相分离。3.根据权利要求1和2中的一项所述的齐纳二极管，包括: 形成在衬底(SUB)中的具有所述第一导电类型的阱(NW，PW)，所述阴极区域(CD 1-CD6)形成在所述阱的表面上，并且所述阳极区域(AD1-AD6)在所述阱中形成在所述阴极区域之下，以及 具有所述第一导电类型的阳极连接区域(ED1-ED6)，形成在所述阱的表面上并且与所述阴极区域相隔离。4.根据权利要求3所述的齐纳二极管，其中所述阱(NW，PW)通过浅沟槽(STI1-STI8)与所述衬底相隔离。5.根据权利要求2到4中的一项所述的齐纳二极管，其中所述栅极(GTI，GT4，GT5，GT6)形成在所述阴极区域(⑶I，⑶4，⑶5，⑶6)和阳极连接区域(EDI，ED4，ED5，ED6)之间。6.根据权利要求2到5中的一项所述的齐纳二极管，其中所述栅极(GT4，GT5)围绕所述阴极区域(CD4，CD5)和所述阳极区域(AD4)。7.根据权利要求2到4中的一项所述的齐纳二极管，其中所述栅极(GT2，GT3)形成在所述阴极区域(CD2，CD3)和所述阳极区域(AD2)中。8.根据权利要求2到7中的一项所述的齐纳二极管，其中所述栅极(GT1-GT5)具有八角形或矩形形状。9.根据权利要求1到8中的一项所述的齐纳二极管，其中所述第一导电区域和所述第二导电区域(⑶C，GTC)是互连的。10.—种电路，包括根据权利要求1到9中的一项所述的齐纳二极管。11.一种用于控制根据权利要求1到8中的一项所述的齐纳二极管的方法，所述方法包括以下步骤: 对阴极区域(CD1-CD6)施加第一电压(CV)， 对阳极区域(AD1-AD6)施加第二电压(AV)，以使齐纳二极管反向偏置，所述第一电压和所述第二电压之间的差大于或等于所述齐纳二极管的击穿电压(BV，BV1)， 其特征在于，所述方法包括将第三电压(GV)施加到第二导电区域(GTC)以生成与所述阴极区域(CD1-CD6)和所述阳极区域(AD1-AD6)之间的界面相平行的电场(Ex)的步骤。12.根据权利要求11所述的方法，其中所述第二导电区域(GT1-GT6，GTC)包括埋置栅极(GT1-GT6)，所述埋置栅极仅通过所述栅极的电介质层(GTD)与所述阳极区域(AD1-AD6)相分离，所述方法包括将所述第三电压(GV)施加到所述栅极(GTl)的步骤。13.根据权利要求11和12中的一项所述的方法，其中所述第三电压(GV)被设置为等于所述第一电压(CV)。14.根据权利要求11和12中的一项所述的方法，包括根据所述齐纳二极管所达到的击穿电压(BV，BV1)来调整所述第三电压(GV)的步骤。15.根据权利要求11到14中的一项所述的方法，其中所述击穿电压通过引起所述第三电压(GV)在所述第一电压(CV)和所述第二电压(AV)之间变化而在1.2V和5V之间可调整。
【文档编号】H01L29/866GK105990453SQ201510846391
【公开日】2016年10月5日
【申请日】2015年11月26日
【发明人】R·西莫拉, P·弗纳拉
【申请人】意法半导体(鲁塞)公司