集成电路封装体、封装基板及其制造方法
【专利摘要】本发明是关于集成电路封装体、封装基板及其制造方法。根据本发明的一实施例，一封装基板包含：第一线路层、介电层，及至少一导通孔。该第一线路层具有相对的上表面与下表面。该介电层设置于该第一线路层的上方。第二线路层设置于该介电层的上表面。该至少一导通孔贯穿该第二线路层、该介电层至该第一线路层，且该至少一导通孔的底面与该第一线路层的下表面在同一平面上。本发明实施例提供的集成电路封装体、封装基板及封装基板的制造方法相较于现有技术具有填充效果好、填充金属与线路层结合紧密等优点，可大幅度提高产品的可靠性。
【专利说明】
集成电路封装体、封装基板及其制造方法
技术领域
[0001]本发明是关于半导体领域技术，特别是关于集成电路封装体、集成电路封装体所使用的封装基板及该封装基板的制造方法。
【背景技术】
[0002]在封装基板中，不同线路层之间通过内置的导通孔实现连接。通常，制造导通孔需先在封装基板上以机械或激光钻孔方式形成孔洞，然后再以金属填充该孔洞。其中，相较于机械钻孔，使用激光钻孔形成导通孔具有诸多优点，如孔径小、密度高、加工速度快速且精密度高等，并可有效避免漏钻、断钻针等缺点。鉴于此，激光钻孔已成为制造封装基板上导通孔的主流技术手段。
[0003]具体的，在实际生产中由开孔形成的导通孔较为简单，而由盲孔形成的导通孔则常较复杂。目前常见的制造封装基板上由盲孔形成的导通孔的方法是:先制造下层的线路层，其通常是由铜箔加工而成;将该下层的线路层与介电层、上层铜箔依次压合;然后以高能量密度的激光光束照射封装基板的表面，使上层铜箔、介电层的材料汽化而形成孔洞，即以激光钻孔形成自顶层铜箔贯穿介电层至该下层的线路层的上表面的盲孔;接着再以电镀方式使金属材料，如铜填充该盲孔进而得到想要的导通孔。然而该方法存有若干问题:其一是，电镀方式填充的铜与下层的线路层的铜的结合力较弱;其二是，由于激光钻孔存在能量衰减的特性，同时需保证下层的线路层的铜不会被贯穿，因而激光到达盲孔底部的能量较小，使得形成的导通孔的底部易呈现两侧上扬的弧形。相应的导通孔的底部与下层的线路层表面接触面积很小，且两者的接触边缘部分在后期产品经热测试时容易产生裂痕，进一步影响产品的可靠性。
[0004]解决上述问题的方法之一是加大激光能量将下层的线路层的铜箔穿透而至下层的介电层，导通孔底部形成夹爪形确保与下层的线路层之间的接触，从而可避免热测试产生的裂痕问题带来的影响。然而，导通孔穿透下层的线路层而至下层介电层同时意味着导通孔深度加深，因而引发盲孔难以填充的问题，亦或盲孔难以填满亦或过度填充。
[0005]因而，业内对于封装基板，特别是其上导通孔的制造技术仍在寻求不断改进，以确保封装基板及后续集成电路封装体的质量。
【发明内容】
[0006]本发明的目的之一在于提供一种封装基板及其制造方法，其在使用激光钻孔的同时可获得高品质的导通孔填充质量，有效避免导通孔填充材料与下层的线路层之间的接触裂痕问题。
[0007]此外，本发明的另一目的是提供使用该封装基板的集成电路封装体。
[0008]根据本发明的一实施例，一封装基板包含:第一线路层、介电层，及至少一导通孔。该第一线路层具有相对的上表面与下表面。该介电层设置于该第一线路层的上方。第二线路层设置于该介电层的上表面。该至少一导通孔贯穿该第二线路层、该介电层至该第一线路层，且该至少一导通孔的底面与该第一线路层的下表面在同一平面上。
[0009]在本发明的另一实施例中，介电层设置于第一线路层的上表面上。而在本发明的又一实施例中，第一线路层内埋于该介电层的底部，且第一线路层的下表面与介电层的下表面在同一平面上。该第一线路层设置于载板上或基板层上。该至少一导通孔位于该第一线路层内部分的侧壁向该第一线路层侧凸起。其中该第一线路层的厚度为3-10um，优选为5um0
[0010]本发明的又一实施例还提供了使用上述封装基板制造的集成电路封装体。
[0011 ]此外，本发明的一实施例还提供了一种封装基板的制造方法，包含:提供压合的第一线路层、介电层和第二铜层，其中该第一线路层、该介电层和该第二铜层由下至上依次堆叠;形成自该第二铜层的上表面贯穿该介电层至该第一线路层中的至少一导通孔的孔洞，其中该至少一导通孔的孔洞的底面位于该第一线路层的下表面上方;蚀刻去除该至少一导通孔的孔洞的底面下方的第一线路层部分直至该至少一导通孔的孔洞的底面与该第一线路层的下表面在同一平面;填充该至少一导通孔的孔洞而得到该至少一导通孔，包括在该第二铜层的上表面及该至少一导通孔的孔洞内形成金属镀层，然后以电镀方式继续以金属材料填满该至少一导通孔的孔洞;及将该第二铜层形成第二线路层。
[0012]在本发明的另一实施例中，该封装基板的制造方法进一步包含在蚀刻去除该至少一导通孔的孔洞的底面下方的该第一线路层部分之前，于该第二铜层的上表面上形成保护层并在形成该金属镀层之前移除该保护层。该金属材料是铜。其中在该第二铜层的上表面及该至少一导通孔的孔洞内形成该金属镀层是以真空溅镀或化学沉积方式实现。
[0013]本发明实施例提供的集成电路封装体、封装基板及封装基板的制造方法相较于现有技术具有填充效果好、填充金属与线路层结合紧密等优点，可大幅度提高产品的可靠性。
【附图说明】
[0014]图1是根据本发明一实施例的封装基板的剖面侧视图
[0015]图2所示是根据本发明另一实施例的封装基板的剖面侧视图
[0016]图3a_3f所示是根据本发明一实施例的封装基板的制造方法，其可用于制造图1所示实施例的封装基板
[0017]图4a_4c所示是根据本发明另一实施例的封装基板的制造方法，其例示形成具有更多层导通孔结构的封装基板
【具体实施方式】
[0018]以下结合附图的详细描述是用作本发明优选实施例的描述，而非用于呈现本发明可能被实施的仅有方式。可理解的是，由其它实施例获得的相同或等同的功能应被涵盖在本发明的精神和范围内。
[0019]目前业内在制造封装基板时，经常会遇到导通孔底部与下层的线路层接触不良的情况，导致后续的集成电路封装体易出现可靠性问题。虽经若干尝试与改进，然仍有或多或少的问题，无法取得令人满意的效果。本发明实施例提供的封装基板及其制造方法，及使用该封装基板制造的集成电路封装体则可有效解决上述冋题，大幅度提尚广品可靠性。
[0020]图1所示是根据本发明一实施例的封装基板10的剖面侧视图。
[0021]由图1可见，该封装基板10包含第一线路层11、介电层13、第二线路层15及至少一导通孔17，其中第一线路层11、介电层13、第二线路层15依次堆叠设置。该第一线路层11设置于载板12上，具有相对的上表面110与下表面112。如本领域技术人员所应理解的，该载板12在后续制造集成电路封装体(未图示)时会被移除;而且在其它实施例中该载板12也可由基板替换。该介电层13设置于该第一线路层11的上方，第一线路层11可内埋于该介电层13的底部，第一线路层11的下表面110与介电层13下表面在同一平面上。而该第二线路层15则设置于该介电层13的上表面130。至少一导通孔17贯穿该第二线路层15、该介电层13至该第一线路层11，且该至少一导通孔17的底面170与该第一线路层11的下表面112在同一平面上。以上述方式设置的导通孔结构，增加了导通孔17与载板或基板材料、以及第一线路层侧壁的结合面积，可有效提高导通孔17与第一线路层11的侧壁的结合强度，避免导通孔17与第一线路层11之间的接触裂痕问题。
[0022]此外，由局部放大图可看出，各导通孔17位于该第一线路层11内部分的侧壁172向该第一线路层11侧凸起，可有效提高防裂效果。
[0023]图2所示是根据本发明另一实施例的封装基板10的剖面侧视图。
[0024]类似于图1，图2所示实施例中的封装基板10包含第一线路层11、介电层13、第二线路层15及至少一导通孔17。其中第一线路层11、介电层13、第二线路层15依次堆叠设置，介电层13位于第一线路层11的上表面110上，而该至少一导通孔17自该第二线路层15的上表面150贯穿该介电层13直至该第一线路层11的底面112，以使得该至少一导通孔17的底面170与该第一线路层11的下表面112在同一平面上。不同于图1所示实施例，该第一线路层11内埋于无需移除的基板层14上，而非设置于载板或基板12上。
[0025]以下结合本发明实施例提供的封装基板10的制造方法对本发明实施例提供的封装基板10的制造及结构做进一步的说明。
[0026]图3a_3f所示是根据本发明一实施例的封装基板10的制造方法，其可用于制造图1所示实施例的封装基板10。
[0027]如图3a所示，首先提供可供压合的第一线路层11、介电层13和第二铜层19。该第一线路层11可形成于一载板或基板12上，其厚度可为3um至10um，例如本实施例中可选择为5um。这主要是考虑到后续的钻孔、蚀刻工艺和导通孔的深度等因素综合决定。如本领域技术人员所了解的，线路层是由铜箔经多步工艺处理形成。如果第一线路层11的厚度太薄则在激光钻孔时存在被打穿的风险；而太厚又不利于后续的导通孔17蚀刻处理，且形成的导通孔17过深也会增加填充的难度。第二铜层19为一铜箔，其厚度可选为3um至5um。为有助于后续的激光处理，第二铜层19的表面可经黑色氧化处理以更好的吸收激光的能量。如本领域技术人员所了解的，对于复杂的多层导通孔17结构，第二铜层19亦有可能被作为导通孔17的下层线路层结构，此时其厚度的选择则需综合考虑前述第一线路层11的厚度选择因素。
[0028]如图3b所示，将该第一线路层11、该介电层13和该第二铜层19由下至上依次堆叠压合，即第一线路层11及其载板或基板12位于下方、介电层13位于中间，而第二铜层19则位于上方。
[0029]如图3c所示，可使用激光钻孔等钻孔方式形成自该第二铜层19的上表面190贯穿该介电层13至该第一线路层11中的至少一导通孔17的孔洞174，其中该至少一导通孔17的孔洞174的底面170位于该第一线路层11的下表面112上方，即孔洞174为盲孔，此时钻孔深度仅达到第一线路层11的中间部分，并未贯穿至第一线路层11的底面112。各导通孔17的底部对应在第一线路层11上残留的铜，即各孔洞174的底面170下方的第一线路层部分将由后续的蚀刻工艺去除。因而，在钻孔之前，可在第二铜层19的上表面190上形成一层保护层18，如常见的干膜等树脂类材料，此举可有效避免后续蚀刻工艺对第二铜层19的影响。此外，为保证钻孔得到的孔洞174的内壁光滑平整，在初步钻孔之后可以进一步做去胶渣(De-smear)处理。
[0030]接着可实施蚀刻工艺以进一步得到想要的导通孔深度和形状。如图3d所示，蚀刻去除该至少一导通孔17的孔洞174的底面170下方的第一线路层11部分，直至该至少一导通孔17的孔洞174的底面170与该第一线路层11的下表面112在同一平面，即各导通孔17的孔洞174底部对应在第一线路层11上残留的铜完全被蚀刻掉而露出该第一线路层11下面的材料，如载板或基板12的介电材料。
[0031]蚀刻后可去除第二铜层19上的保护层18，之后可用金属材料176，如最常使用的铜填充该至少一导通孔17的孔洞174而得到如图3e所示的至少一导通孔17。具体的，可先使用真空溅镀或化学沉积等方式在该第二铜层19的上表面190及该至少一导通孔17的孔洞174内形成金属镀层以便于后续电镀操作，此后便可以电镀方式继续以金属材料176填满该至少一导通孔17的孔洞174。这主要是鉴于成本和时效考虑，真空溅镀或化学沉积形成金属镀层成本高且耗时长，故可先形成很薄的金属镀层提供电镀条件，由于该金属镀层会与后期的电镀金属层融合在一起，故此处不单独标出。相较而言，电镀的方式则有高效、低成本的优点，因而可胜任大量、快速填充的需求。盲孔底部第一线路层蚀刻后从底部开始电镀填孔，增加了导通孔与载板或基板材料以及线路侧壁的结合面积，可有效提高导通孔与第一线路层侧壁的结合强度，避免导通孔17与第一线路层11之间的接触裂痕问题。
[0032]此外，如前述图1所示，由于蚀刻制程中会对各导通孔17的孔洞174两侧的第一线路层11有影响，故蚀刻后形成的孔洞174底部会向第一线路层11略微凸伸。如此，在以金属材料176填充导通孔17的孔洞174后，导通孔17底部填充的金属材料176亦会向第一线路层11侧略微凸伸，并产生细微分界线，如此可进一步起到增加防裂的效果。
[0033]如图3f所示，在形成导通孔17之后，即可将第二铜层19(此处，其包含填充导电孔17的孔洞174时形成的金属材料176，下同)形成第二线路层15。如本领域技术人员所了解的，这一制程可包含在第二铜层19上压干膜、曝光显影、蚀刻等。
[0034]类似的，后续可视需要采用常规的方法继续形成线路保护层21、形成金手指或焊垫保护层等，从而最终得到图1所示的封装基板10。如本领域技术人员所应理解的，上述步骤仅示范了封装基板制程中涉及导通孔17的主要处理步骤，在封装基板10的生产中层结构，如第一线路层U、介电层13、第二线路层15等自身或相互间的组分、连接关系会应具体的设计要求有些许调整，但并不影响上述导通孔17形成的制程本质。
[0035]图2所示的封装基板10可由上述制造方法得到，不同之处仅在于第一线路层11是内埋于基板层14上而非载板或基板12上。当然，本领域技术人员还可基于上述实施例的教示和启示将本发明应用于更复杂的封装基板10和集成电路封装体，如在形成第二线路层17后重复图3a-3f步骤，可得到具有更多层导通孔17结构的封装基板10。
[0036]图4a_4c所示是根据本发明另一实施例的封装基板40的制造方法，其例示形成具有更多层导通孔17结构的封装基板40。[〇〇37]在本实施例中，首先制造形成于基板层14的第一线路层41。如图4a所示，将单独的底部铜层420、底部介电层422和第一铜层423压合在一起形成覆铜板，或可直接提供将底部铜层420、底部介电层422和第一铜层423压合在一起的覆铜板。然后，如本领域技术人员所了解的，进行钻孔、镀铜等形成底层导通孔424。本实施例中，底层导通孔424的钻孔仅涉及通孔而非盲孔，故不必考虑前述因钻盲孔导致的问题。接着可经蚀刻第一铜层410(如上述， 此时其上会沉积填充导通孔424时使用的金属)等形成第一线路层41、经蚀刻底部铜层420 (类似的，其上会沉积填充导通孔424时使用的金属)等形成外部引脚42等。[〇〇38]如图4b所示，类似于图3a_3所示实施例的封装基板10制造方法，在形成于基板层 14上的第一线路层41的基础上形成第一层导通孔结构。[〇〇39]简言之，在第一线路层41的基础上层叠压合第一介电层43、第二铜层49。可在第二铜层49的上表面上形成一层保护层，如常见的干膜等树脂类材料，接着可使用激光钻孔等钻孔方式形成自该第二铜层49的上表面贯穿该介电层43至该第一线路层41中的至少一导通孔47的孔洞。此时钻孔深度仅达到第一线路层41的中间部分，并未贯穿至第一线路层41 的底面。各导通孔47的底部对应在第一线路层41上残留的铜，即各孔洞的底面下方的第一线路层部分将由后续的蚀刻工艺去除。为保证钻孔得到的孔洞的内壁光滑平整，在初步钻孔之后可以进一步做去胶渣处理。接着可蚀刻去除该导通孔47的孔洞的底面下方的第一线路层41部分，直至各导通孔47的孔洞底部对应在第一线路层41上残留的铜完全被蚀刻掉而露出该第一线路层41下面的材料，即基板层14的底部介电层422的材料。蚀刻后即可去除第二铜层49上的保护层，之后可先使用真空溅镀或化学沉积等方式在该第二铜层49的上表面及该至少一导通孔47的孔洞内形成金属镀层以便于后续电镀操作，此后便可以电镀方式继续以金属材料176填满该至少一导通孔47的孔洞而得到完整的导通孔结构。在形成导通孔 47之后，即可在第二铜层49(此处，其包含填充导电孔47的孔洞时形成的金属材料176,下同)上压干膜、曝光显影、蚀刻等而将第二铜层49形成第二线路层45,从而得到如图4c所示的封装基板40结构。
[0040]此后如还需要增加导通孔结构，则可进一步在第二线路层45的基础上重复上述压合、钻孔、蚀刻、填充等步骤直至达到想要的结构层数。
[0041]本发明实施例提供的集成电路封装体使用上述封装基板制成，鉴于封装基板上导通孔的诸多优点，该集成电路封装体相$父于现有广品可大幅度提尚广品可靠性。[〇〇42]本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。
【主权项】
1.一种封装基板，其包含: 第一线路层，具有相对的上表面与下表面； 介电层，设置于所述第一线路层的上方； 第二线路层，设置于所述介电层的上表面;及 至少一导通孔，所述至少一导通孔贯穿所述第二线路层、所述介电层至所述第一线路层，且所述至少一导通孔的底面与所述第一线路层的下表面在同一平面上。2.如权利要求1所述的封装基板，其中所述第一线路层设置于载板、基板或基板层上。3.如权利要求1所述的封装基板，其中所述介电层设置于所述第一线路层的上表面上；或所述第一线路层内埋于所述介电层的底部，且所述第一线路层的下表面与所述介电层的下表面在同一平面上。4.如权利要求1所述的封装基板，其中所述至少一导通孔位于所述第一线路层内部分的侧壁向所述第一线路层侧凸起。5.如权利要求1所述的封装基板，其中所述第一线路层的厚度为3-lOum。6.如权利要求5所述的封装基板，其中所述第一线路层的厚度为5um。7.—种集成电路封装体，其使用的封装基板是根据权利要求1-6中任一项所述的封装基板。8.一种封装基板的制造方法，包含: 提供压合的第一线路层、介电层和第二铜层，其中所述第一线路层、所述介电层和所述第二铜层由下至上依次堆叠； 形成自所述第二铜层的上表面贯穿所述介电层至所述第一线路层中的至少一导通孔的孔洞，其中所述至少一导通孔的孔洞的底面位于所述第一线路层的下表面上方； 蚀刻去除所述至少一导通孔的孔洞的底面下方的第一线路层部分直至所述至少一导通孔的孔洞的底面与所述第一线路层的下表面在同一平面； 填充所述至少一导通孔的孔洞而得到所述至少一导通孔，包括在所述第二铜层的上表面及所述至少一导通孔的孔洞内形成金属镀层，然后以电镀方式继续以金属材料填满所述至少一导通孔的孔洞;及 将所述第二铜层形成第二线路层。9.如权利要求8所述的封装基板的制造方法，其进一步包含于载板、基板或基板层上形成所述第一线路层。10.如权利要求8所述的封装基板的制造方法，其中所述至少一导通孔位于所述第一线路层内部分的侧壁向所述第一线路层侧凸起。11.如权利要求8所述的封装基板的制造方法，其中所述第一线路层的厚度为3-lOum。12.如权利要求11所述的封装基板的制造方法，其中所述第一线路层的厚度为5um。13.如权利要求8所述的封装基板的制造方法，其进一步包含在蚀刻去除所述至少一导通孔的孔洞的底面下方的所述第一线路层部分之前，于所述第二铜层的上表面上形成保护层并在形成所述金属镀层之前移除所述保护层。14.如权利要求8所述的封装基板的制造方法，其中所述金属材料是铜。15.如权利要求8所述的封装基板的制造方法，其中压合后的所述介电层位于所述第一线路层的上表面上;或所述第一线路层内埋于所述介电层的底部，且所述第一线路层的下表面与所述介电层的下表面在同一平面上。
【文档编号】H01L21/60GK105957856SQ201610457237
【公开日】2016年9月21日
【申请日】2016年6月22日
【发明人】彭煜靖
【申请人】日月光半导体(上海)有限公司