碳化硅半导体装置的制造方法及碳化硅半导体装置的制造方法
【专利摘要】本发明的碳化硅半导体装置具有：n+型碳化硅基板(1)；n型碳化硅外延层(2)；p+型基区(3)，其选择性地形成于n型碳化硅外延层(2)的表面层；n+型源区(6)，其选择性地生成于p+型基区(3)内；TiN膜(11)和Ni膜(12)，其作为电连接到n+型源区(6)而形成的源电极；栅绝缘膜(8)，其形成于p+型基区(3)的被n型碳化硅外延层(2)与n+型源区(6)所夹的部分的表面上；栅电极(9)，其形成于栅绝缘膜(8)上；漏电极，其形成于n+型碳化硅基板(1)的背面侧；以及半导体装置用的金属配线，其与作为源电极的TiN膜(11)和Ni膜(12)连接，以铝作为材料而形成，并在该形成后通过低温氮退火形成，即使在高温下对栅极施加负电压，也能够抑制阈值电压的降低。
【专利说明】
碳化硅半导体装置的制造方法及碳化硅半导体装置
技术领域
[0001]本发明涉及使用了碳化硅基板的碳化硅半导体装置的制造方法及碳化硅半导体
目.0
【背景技术】
[0002]材料中使用了碳化硅(以下称为SiC)的半导体装置作为硅(以下称为Si)的下一代的半导体装置倍受期待。SiC半导体装置与材料中使用了Si的现有的半导体装置相比，具有能够将导通状态下的元件的电阻降低到百分之几，以及能够在更高的温度(200°C以上)的环境下使用等各种优点。这是由SiC的带隙是Si的3倍左右，击穿电场强度比Si大接近I位数的材料本身的特性决定的。
[0003]作为SiC半导体装置，目前，肖特基势皇二极管(以下称为SBD)、平面型垂直型MOSFET(MetalOxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)已经被产品化。然而，SiC MOSFET在栅氧化膜/SiC界面存在问题，沟道迀移率低，元件电阻增大，无法充分发挥SiC的能力。
[0004]对此，近年来，提出了通过氧化和被称为P0A(Post Oxidat1n Anneal:后氧化退火)的氧化后的退火方法的改善，从而使沟道迀移率得到了大幅地改善的低元件电阻的SiCMOSFETo
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2011-082454号公报
【发明内容】
[0008]技术问题
[0009]然而，SiCMOSFET的课题依然很多。其一是阈值电压的不稳定性。如果在高温下连续对MOSFET的栅极施加负电压，则阈值电压降低到OV以下，发生处于常闭(Normally off)的MOSFET变成常通(NormaIly on)的不良情况(例如，参照上述专利文献I)。
[0010]根据发明人的测定，得到如下结果:在电压施加前为+3V的阈值电压在200°C下施加-20V的电压10分钟之后的阈值电压降低到-12V。这被认为是因为上述的栅氧化膜/SiC界面的问题，与Si界面的界面态密度相比，SiC界面的界面态密度高2?3个数量级。
[0011]界面态主要是SiC的悬挂键(未结合键)，为了减少界面态，在栅氧化后，在含有氮的NO气体、N2O气体等气氛下进行退火是最近的在SiC MOSFET中形成栅氧化膜的主流。
[0012]由SMS分析的结果可知，当在这些气氛下进行退火时，氮局部存在于界面。此时，由于氮以:N=(3配位)的形式进入网络而稳定化，所以认为能够使悬挂键封端等，因此减少界面态的效果高。
[0013]然而，如果:N=(3配位)结构的氮在附近存在活性氢和空穴(Hole)，则根据下述式(1-1)所示的反应式带正的电荷。
[0014]:Νξ(3 配位)+H+h(空穴)—ΝΗ+ξ(4 配位)+e—."(1-1)
[0015]如果对栅极施加负电压，则在栅氧化膜/SiC界面存在102()Cm—3量级的空穴，因此在活性氢存在的情况下，(1-1)的反应特别迅速地发生。并且，在高温的情况下，NH+= (4配位)能够侵入到远离界面的位置，并在该位置固定化并成为界面附近的空穴陷阱(Hole trap) ο
[0016]如果正的电荷凝聚，则电子集中到作为η型MOSFET的沟道的p型SiC表面，因此表面浓度变低，最差的情况是，表面转为Ν，η型MOSFET的阈值电压为负，MOSFET显示常通的特性。
[0017]如上所述，在SiC η型MOSFET中，存在如果在高温下对MOSFET的栅极持续施加负电压，则阈值电压降低的问题。
[0018]本发明为了解决上述的现有技术的问题，目的在于提供一种即使在高温下对栅极施加负电压，也能够抑制阈值电压的降低的碳化硅半导体装置的制造方法及碳化硅半导体
目.ο
[0019]技术方案
[0020]为了实现上述目的，本发明的碳化硅半导体装置的制造方法的特征在于，包括:在第一导电型的碳化硅基板的正面侧形成低浓度的第一导电型的碳化硅层的工序;在上述碳化硅层的表面层选择性地形成第二导电型的区域的工序;在上述区域内选择性地形成第一导电型的源区的工序;形成电连接到上述源区的源电极的工序;在上述区域的被上述碳化硅层与上述源区所夹的部分的表面上形成栅绝缘膜的工序;在上述栅绝缘膜上形成栅电极的工序；以及在上述碳化硅基板的背面侧形成漏电极的工序，所述碳化硅半导体装置的制造方法还包括:以铝作为材料形成与上述源电极连接的半导体装置用的金属配线的工序；以及在上述金属配线形成之后，进行低温氮退火的工序。
[0021]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述金属配线与碳化硅半导体基板之间形成有钛膜。
[0022]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述钛膜与碳化硅半导体基板之间形成有氮化钛膜。
[0023]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述钛膜与碳化硅半导体基板之间形成有钛膜和氮化钛膜。
[0024]本发明的碳化硅半导体装置的特征在于，具有:第一导电型的碳化硅基板;第一导电型的碳化硅层，其形成于上述碳化硅基板的正面侧，且为低浓度;第二导电型的区域，其选择性地形成于上述碳化硅层的表面层;第一导电型的源区，其选择性地生成于上述区域内；源电极，其电连接到上述源区而形成;栅绝缘膜，其形成于上述区域的被上述碳化硅层与上述源区所夹的部分的表面上;栅电极，其形成于上述栅绝缘膜上；漏电极，其形成于上述碳化硅基板的背面侧，碳化硅半导体装置还具有:半导体装置用的金属配线，其与上述源电极连接，以铝作为材料而形成，并在该形成之后通过低温氮退火形成。
[0025]另外，本发明的碳化硅半导体装置的特征在于，上述金属配线的氢浓度为2X111Cnf2 以上且 2 X 1012cm—2 以下。
[0026]根据上述构成，在形成半导体装置用的金属配线之后，实施低温氮退火。由此，能够降低用于金属配线的铝中的氢浓度，抑制阈值电压的降低。
[0027]发明效果
[0028]根据本发明，起到即使在高温下对栅极施加负电压，也能够抑制阈值电压的降低的效果。
【附图说明】
[0029]图1是表示实施方式的碳化硅半导体装置的构成的截面图。
[0030]图2是表示由铝溅射前的低温氮退火的有无引起的阈值变化量的表。
[0031]图3是表示由TiN膜是否有开口引起的阈值变化量的表。
[0032]图4是表示由膜结构的不同引起的阈值变化量的表。
[0033]图5是表示本发明的实施例1的碳化硅半导体装置的金属配线后的状态的截面图。
[0034]图6是表示本发明的实施例2的碳化硅半导体装置的金属配线后的状态的截面图。
[0035]符号说明
[0036]l:n+型碳化硅基板
[0037]2: η型碳化硅外延层
[0038]3:ρ+型基区
[0039]4:ρ型碳化娃外延层
[0040]5: P+型接触区
[0041]6:η+型源区
[0042]7: η型阱区
[0043]8:栅绝缘膜
[0044]9:栅电极
[0045]10:层间绝缘膜
[0046]11:氮化钛膜
[0047]12:镍膜
[0048]13:金属配线(铝)
[0049]14:钛膜
【具体实施方式】
[0050]以下，参照附图对本发明的碳化硅半导体装置的制造方法及碳化硅半导体装置的优选的实施方式进行详细说明。在本说明书和附图中，在前缀有η或P的层和区域中，分别表示电子或空穴为多数载流子。另外，标记于η或P的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。另外，在本说明书中，在密勒指数(结晶学的晶面指数)的表述中，是标注于随后的指数的横杠，通过在指数前标注来表示负指数。
[0051]图1是表示实施方式的碳化硅半导体装置的构成的截面图。在该图1中，示出η型MOSFET的制造工序中的溅射金属配线之前的活性区域的状态。η+型碳化硅基板1、η型碳化娃外延层2和P型碳化娃外延层4 一起作为碳化娃半导体基体。
[0052]在成为漏区的第一导电型的η+型碳化硅基板I的主面上堆积有η型碳化硅外延层(碳化娃层)2。在η+型碳化娃基板I的相对于η型碳化娃外延层2侧相反一侧的表面(碳化娃半导体基体的背面)设有背面电极(未图示)。背面电极构成漏电极。
[0053]在活性区域中，在碳化娃半导体基体的正面侧形成有MOS(由金属-氧化膜-半导体构成的绝缘栅)结构(元件结构部)。具体而言，在活性区域中，在η型碳化硅外延层2的相对于η+型碳化硅基板I侧相反一侧(碳化硅半导体基体的正面侧)的表面层，选择性地设有第二导电型的P+型区域(以下称为P+型基区)3。
[0054]在P+型基区3的表面和η型碳化硅外延层2的被相邻的P+型基区3所夹的部分的表面上选择性地堆积有P型碳化硅外延层4。
[0055]在P型碳化硅外延层4的P+型基区3上的部分，设有η+型源区6和P+型接触区5。11+型源区6和P+型接触区5相互接触。另外，P+型接触区5在深度方向贯通P型碳化硅外延层4并到达P+型基区3。
[0056]在P型碳化娃外延层4的η型碳化娃外延层2上的部分，设有在深度方向贯通P型碳化硅外延层4并到达η型碳化硅外延层2的η型阱区7。11型阱区7与η型碳化硅外延层2—起作为漂移区发挥作用。
[0057]在被η+型源区6与η型阱区7所夹的部分的表面上，隔着栅绝缘膜8设有栅电极9。栅电极9可以隔着栅绝缘膜8设置于η型阱区7的表面上。层间绝缘膜10以覆盖栅电极9的方式设置于碳化硅半导体基体的整个正面侧。
[0058]在沿深度方向贯通层间绝缘膜10的接触孔露出有η+型源区6和P+型接触区5。在构成栅电极9的多晶硅和层间绝缘膜10上形成有TiN(氮化钛)膜11。
[0059]在从接触孔露出的η+型源区6和P+型接触区5上，设有Ni(镍)膜12。祖膜12形成与碳化硅半导体基体的欧姆接合，作为源电极发挥作用。另外，源电极通过层间绝缘膜10与栅电极9电绝缘。
[0060]在实施方式的碳化硅半导体装置中，通过溅射在使用碳化硅基板制作(制造)的例如上述的图1中示出的构成的绝缘栅型场效应晶体管(MOSFET)的Ni膜12上形成金属配线。该金属配线如后所述，是堆积Al(铝)电极13(参照图5)，或者依次堆积Ti(钛)膜14和Al电极13(参照图6)而形成的。
[0061 ] 其后，实施3200C?420°C程度的低温氮退火。发明人发现，通过该低温氮退火，能够将金属配线中使用的铝中的氢浓度降低到2X 111Cnf2以上且2X 112Cnf2以下，能够抑制阈值电压的降低。
[0062]低温氮退火即使在形成于金属配线上的最表面的最终保护膜(未图示)的堆积后也有一些效果，但铝中的活性氢因最终保护膜而难以从SiC MOSFET扩散到外部，因此优选在金属配线形成后且最终保护膜的堆积之前进行低温氮退火。
[0063]并且，发明人根据下述(I)?(3)的实验事实认为，活性氢的起源是作为金属配线的铝，温度越高，氢的扩散越快，因此从铝到达栅氧化膜/SiC界面的活性氢与由于栅极负偏压而高密度地聚集的空穴发生上述式(1-1)的反应，引起阈值电压的降低。另外，作为其改进方法，应用了用于使活性氢扩散到外部的低温氮退火。
[0064]图2是表示由铝溅射前的低温氮退火的有无引起的阈值变化量的表。示出在高温下对MOSFET的栅极施加负电压的前后的阈值的变化量。
[0065](I)如图1所示，即使在溅射作为金属配线的铝之前的步骤进行低温氮退火，如图2所示(图中为“有”)，也完全没有阈值降低的降低效果。推断为活性氢存在于铝中。
[0066]图3是表示由TiN膜是否有开口引起的阈值变化量的表。
[0067](2)在图1中的作为栅电极9的多晶硅和在层间绝缘膜10上的TiN膜11 一部分形成有开口与未形成开口的相比，如图3所示，有开口的一方阈值的降低量更大。推断为TiN膜11的开口为活性氢的通道，认为开口越大，通过的活性氢量越大，因此阈值降低变大。
[0068](3)在图1中的没有铝的结构的SiC MOSFET中，不发生阈值降低。
[0069]图4是表示由膜结构的不同引起的阈值变化量的表。此外，发明人还发现，通过在铝(Al)电极下插入钛(Ti)膜，从而能够像图4那样，进一步改善阈值降低。Ti膜已知为储氢合金，认为是有效地储藏来自铝(Al)的氢的结果。
[0070][实施例1]
[0071]图5是表示本发明的实施例1的碳化硅半导体装置的金属配线后的状态的截面图。图5是在图1中示出的状态之后，溅射作为金属配线的铝(Al)13，然后通过基于光刻法的蚀刻而加工成所期望的配线形状之后的截面图。
[0072]然后，以相同的抗蚀图案对铝13进行蚀刻。在实施例1中，在该步骤中，在320?420°C程度的温度下实施I?2小时程度的低温氮退火。
[0073]这样，进入到铝13的内部的活性氢扩散到外部，铝13内部的氢浓度降低。由此，在SiC MOSFET完成之后即使在高温下对栅极施加负电压，也能够减少阈值降低的程度。这时，认为虽然有些活性氢向n+型碳化硅基板I侧扩散，但通过铝13的正下方的TiN膜11的阻挡效果，能够到达n+型碳化硅基板I基板的活性氢是微量的。
[0074]也尝试了在相同的温度下进行氢退火，但无法获得氢浓度的降低效果、阈值降低抑制效果。认为是因为退火气氛为氢，所以向外部扩散的效果弱。也认为是朝向SiC MOSFET扩散到内部。因此，退火气氛只要是氢以外的非活性气氛即可，可以使用氩(Ar)、氦(He)等。
[0075]低温氮退火即使在形成于金属配线(铝13)上的最终保护膜堆积之后也能够获得效果，但由于铝13中的活性氢因最终保护膜而难WWSiC MOSFET扩散到外部，所以优选在由铝13构成的金属配线形成之后且最终保护膜堆积之前进行低温氮退火。
[0076][实施例2]
[0077]图6是表示本发明的实施例2的碳化硅半导体装置的金属配线后的状态的截面图。示出在铝13的正下方形成钛(Ti)膜14的情况。在图1中示出的状态之后依次溅射金属配线的钛(Ti)膜14和铝(Al)13，然后通过光刻法加工成所期望的配线形状。
[0078]根据该实施例2，通过像上述那样，在铝(Al)13下插入钛(Ti)膜14，从而钛膜14储藏活性氢，因此能够使到达n+型碳化硅基板I的活性氢几乎消失。如图4(中间栏，右栏)所示，通过在TiN膜11与铝(Al)13之间插入钛(Ti)膜14，从而能够进一步改善阈值降低。
[0079]如上所述，根据实施方式，在形成MOSFET的金属配线之后实施低温氮退火。该低温氮退火例如为320?420°C的程度。通过该低温氮退火，能够将用于金属配线的铝中的活性氢扩散到外部。例如，能够使金属配线的氢浓度为2 X 111Cnf2以上且2 X 112Cnf2以下。由此，即使在高温下对S i C基板的MOSFET的栅极施加负电压，也能够抑制阈值电压的降低。
[0080]另外，也可以与上述实施方式不同，而成为在不形成P型碳化硅外延层4的情况下，在P+型基区3内形成P+型接触区5、n+型源区6的构成。
[0081 ] 产业上的可利用性
[0082]如上所述，本发明的碳化硅半导体装置的制造方法及碳化硅半导体装置在电力变换装置、各种产业用机械等的电源装置等中使用的高耐压碳化硅半导体装置中有用。
【主权项】
1.一种碳化硅半导体装置的制造方法，其特征在于，包括: 在第一导电型的碳化娃基板的正面侧形成低浓度的第一导电型的碳化娃层的工序； 在所述碳化硅层的表面层选择性地形成第二导电型的区域的工序； 在所述区域内选择性地形成第一导电型的源区的工序； 形成电连接到所述源区的源电极的工序； 在所述区域的被所述碳化硅层与所述源区所夹的部分的表面上形成栅绝缘膜的工序； 在所述栅绝缘膜上形成栅电极的工序；以及 在所述碳化硅基板的背面侧形成漏电极的工序， 所述碳化硅半导体装置的制造方法还包括: 以铝作为材料形成与所述源电极连接的半导体装置用的金属配线的工序；以及 在所述金属配线形成之后，进行低温氮退火的工序。2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在所述金属配线与碳化硅半导体基板之间形成有钛膜。3.根据权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，在所述钛膜与碳化硅半导体基板之间形成有氮化钛膜。4.根据权利要求2或3所述的碳化硅半导体装置的制造方法，其特征在于，在所述钛膜与碳化硅半导体基板之间形成有钛膜和氮化钛膜。5.一种碳化硅半导体装置，其特征在于，具有: 第一导电型的碳化硅基板； 第一导电型的碳化硅层，其形成于所述碳化硅基板的正面侧，且为低浓度； 第二导电型的区域，其选择性地形成于所述碳化硅层的表面层； 第一导电型的源区，其选择性地生成于所述区域内； 源电极，其以与所述源区电连接的方式形成； 栅绝缘膜，其形成于所述区域的被所述碳化硅层与所述源区所夹的部分的表面上； 栅电极，其形成于所述栅绝缘膜上；以及 漏电极，其形成于所述碳化硅基板的背面侧， 所述碳化硅半导体装置还具有: 半导体装置用的金属配线，其与所述源电极连接，以铝作为材料而形成，并在该形成之后通过低温氮退火形成。6.根据权利要求5所述的碳化硅半导体装置，其特征在于，所述金属配线的氢浓度为2X 111Cnf2以上且2 X 1012cm—2以下。
【文档编号】H01L29/78GK105940498SQ201580006779
【公开日】2016年9月14日
【申请日】2015年3月11日
【发明人】须原纪之, 堤岳志, 巻渕阳, 巻渕阳一, 荒岡干, 福田宪司, 原田信介, 岡本光央
【申请人】富士电机株式会社, 独立行政法人产业技术总合研究所