成像装置以及电子设备的制造方法
【专利摘要】本发明涉及能够更可靠地抑制混色的发生的成像装置以及包括该成像装置的电子设备。该成像装置包括：半导体基板，其包括第一光电转换单元、第二光电转换单元以及布置在所述第一光电转换单元与所述第二光电转换单元之间的沟槽；绝缘膜，其布置在所述半导体基板的光接收侧；以及遮光部，其中，所述第一光电转换单元相邻于所述第二光电转换单元，所述绝缘膜在对应于所述沟槽的位置处包括大致V形的部分，并且所述遮光部布置在所述绝缘膜的所述大致V形的部分上方。本发明可应用于例如背面照射CMOS型固态成像元件。
【专利说明】成像装置以及电子设备
[0001]本申请是申请日为2013年I月11日、发明名称为“固态图像拾取装置及其制造方法、以及电子设备”的申请号为201380005567.1专利申请的分案申请。
技术领域
[0002]本公开涉及固态成像装置及其制造方法、以及电子设备，并且特别地，涉及能够更可靠地抑制混色(color mixing)的发生的固态成像装置及其制造方法、以及电子设备。
【背景技术】
[0003]一般地，在互补金属氧化物半导体(CMOS)型固态成像装置中，单位像素利用作为光接收单元的光电二极管和多个晶体管形成，并且多个像素二维地排布。在CMOS型固态成像装置中，晶体管的各个电极连接至多层配线，并且经由通过相应的配线施加到晶体管的电极的期望的电压脉冲，将在光电二极管中生成的信号电荷读取为信号电流。
[0004]另外，在电荷耦合器件(CCD)型固态成像装置中，在光电二极管中生成的信号电荷经过利用CCD配置的电荷传输单元(垂直CCD和水平CCD)，并被提供到电荷检测单元。
[0005]此外，近年来，背面照射型成像装置已经投入实际使用，在背面照射型成像装置中，光被施加到其中形成光电二极管和晶体管的装置基板的背面侧(其是与层压配线层的前表面相对的一侧)。在背面照射型成像装置中，通过光电转换的电荷最频繁地出现在装置基板的背面侧。因此，如果由于在装置基板的背面附近的通过光电转换生成的电子泄漏到相邻像素而发生混色，则信号特征劣化，并且因此，抑制发生这种混色的发生是重要的。
[0006]然而，当通过从装置基板的前表面侧的离子注入和退火(anneal)来执行用于执行光电二极管之间的元件隔离的杂质的形成时，采用PTLl中公开的通过高能量注入的方法。
[0007]然而，在远离装置基板的执行离子注入的前表面的背面侧的深位置，离子扩散沿横向方向延伸。因此，在精细像素中，由于在装置基板的背面附近沿横向方向的电场很弱，因此难以抑制由于通过光电转换生成的电子泄漏到相邻像素而引起的混色。
[0008]因此，如在PTL2公开的，本申请已经提出了一种方法，该方法通过在装置基板的背面形成沟槽来物理地将像素分开，并且通过在沟槽部分中嵌入金属来抑制电荷泄漏到相邻像素。
[0009]现有技术文献
[0010]专利文献
[0011]PTLl:日本待审专利申请公开N0.2003-318122
[0012]PTL2:日本待审专利申请公开N0.2011-3860
【发明内容】
[0013]技术问题
[0014]同时，在PTL2公开的结构中，有效的是形成深沟槽作为抑制倾斜方向上的光的入射或者抑制出现阴影的方法。然而，当在形成的深沟槽中嵌入遮光金属膜时，由于金属膜的形成导致干扰特性劣化，从而由于暗电流而导致出现噪声和白点(white shot)，这导致图像质量劣化的问题。因此，需要避免图像质量的劣化以及抑制混色的发生。
[0015]鉴于这样的情况而作出本公开，并且本公开旨在能够更可靠地抑制混色的发生。
[0016]问题的解决方案
[0017]根据本公开的一个方面的固态成像装置包括:半导体基板，其上形成了多个光电转换单元，每个光电转换单元接收光以生成电荷；凹槽，形成在光电转换单元之间，以向半导体基板的光接收表面侧开口；绝缘膜，嵌入在凹槽中，并且层压在半导体基板的背面侧；以及遮光部，层压在绝缘膜上，并且在对应于凹槽的位置处形成为向半导体基板突出的凸形。
[0018]根据本公开的另一个方面的制造方法包括以下步骤:在光电转换单元之间形成凹槽，以向半导体基板的光接收表面侧开口，在半导体基板上形成了多个光电转换单元，每个光电转换单元接收光以生成电荷;在凹槽中嵌入绝缘膜，并且在半导体基板的背面侧层压绝缘膜；以及在绝缘膜上层压遮光部，并且使遮光部在对应于凹槽的位置处形成为向半导体基板突出的凸形。
[0019]根据本公开的又一个方面的电子设备包括固体成像装置，该固体成像装置包括:半导体基板，其上形成多个光电转换单元，每个光电转换单元接收光以生成电荷；凹槽，形成在光电转换单元之间，以向半导体基板的光接收表面侧开口；绝缘膜，嵌入在凹槽中，并且层压在半导体基板的背面侧；以及遮光部，层压在绝缘膜上，并且在对应于凹槽的位置处形成为向半导体基板突出的凸形。
[0020]根据本公开的另一方面，在光电转换单元之间形成凹槽，以向半导体基板的光接收表面侧开口，在半导体基板上，形成多个光电转换单元，每个光电转换单元接收光以生成电荷，绝缘膜嵌入在凹槽中，并且绝缘膜层压在半导体基板的背面侧。然后，遮光部层压在绝缘膜上，并且在对应于凹槽的位置处形成为向半导体基板突出的凸形。
[0021]本发明的有益效果
[0022]根据本公开的方面，可以更可靠地抑制混色的发生。
【附图说明】
[0023]图1是示出应用本技术的实施方式的成像装置的配置实例的框图。
[0024]图2是示出成像装置的截面配置实例的示图。
[0025]图3是示出制造成像装置的第一过程的示图。
[0026]图4是示出制造成像装置的第二过程的示图。
[0027]图5是示出制造成像装置的第三过程的示图。
[0028]图6是示出制造成像装置的第四过程的示图。
[0029]图7是示出制造成像装置的第五过程的示图。
[0030]图8是示出制造成像装置的第六过程的示图。
[0031 ]图9是示出制造成像装置的第七过程的示图。
[0032]图10是示出制造成像装置的第八过程的示图。
[0033]图11是示出制造成像装置的第九过程的示图。
[0034]图12是示出成像装置的第一变形例的示图。
[0035]图13是示出成像装置的第二变形例的示图。
[0036]图14是示出安装在电子设备上的成像设备的配置实例的框图。
【具体实施方式】
[0037]以下，将参照附图详细描述应用本技术的【具体实施方式】。
[0038]图1是示出应用本技术的实施方式的成像装置的配置实例的框图。
[0039]如图1所示，成像装置11是CMOS型固态成像装置，并且被配置为包括像素阵列单元
12、垂直驱动单元13、列处理单元14、水平驱动单元15、输出单元16以及驱动控制单元17。
[0040]像素阵列单元12包括排布成阵列形的多个像素21，通过对应于像素21的行数的多个水平信号线22连接至垂直驱动单元13，并且通过对应于像素21的列数的多个垂直信号线23连接至列处理单元14。换句话说，包括在像素阵列单元12中的多个像素21分别布置在水平信号线22与垂直信号线23交叉的点处。
[0041]垂直驱动单元13通过水平信号线22向包括在像素阵列单元12中的多个像素21的各个行顺序地供应用于驱动各个像素21的驱动信号(传输(transfer)信号、选择信号、复位(reset)信号等)。
[0042]列处理单元14通过对通过垂直信号线23从各个像素21输出的像素信号执行相关双采样(CDS)处理来提取像素信号的信号电平，并且获取与像素21所接收的光量对应的像素数据。
[0043]对于包括在像素阵列单元12中的多个像素21的每个列，水平驱动单元15顺序地为列处理单元14供应用于按编号(number)顺序输出通过列处理单元14从各个像素21获取的像素数据的驱动信号。
[0044]像素数据以对应于水平驱动单元15的驱动信号的时序从列处理单元14供应到输出单元16，并且例如，输出单元16放大像素数据，并且将放大的像素数据在后续阶段输出到图像处理电路。
[0045]驱动控制单元17控制成像装置11中的每个模块的驱动。例如，驱动控制单元17根据每个模块的驱动周期生成时钟信号，并且将时钟信号供应至每个模块。
[0046]此外，如图1的右上部分所示，像素21被配置为包括PD24、传输晶体管25、FD 26、放大晶体管27、选择晶体管28以及复位晶体管29。
[0047]PD 24是光电转换单元，其接收施加到像素21的光并且产生对应于光量的电荷，以累积所产生的电荷。
[0048]根据通过水平信号线22从垂直驱动单元13供应的传输信号驱动传输晶体管25，并且当传输晶体管25被接通时，在H) 24中累积的电荷被传输到FD 26。
[0049]FD 26是具有预定容量的浮置扩散区，其形成在传输晶体管25与放大晶体管27的栅电极之间的连接部分处，并且累积通过传输晶体管25从ro 24传输的电荷。
[0050]放大晶体管27连接至电源电位VDD，并且通过选择晶体管28将与H)26中累积的电荷对应的电平的像素信号输出至垂直信号线23。
[0051]根据通过水平信号线22从垂直驱动单元13供应的选择信号驱动选择晶体管28，并且当选择晶体管28被接通时，从放大晶体管27输出的像素信号处于能够被输出到垂直信号线23的状态。
[0052]根据通过水平信号线22从垂直驱动单元13供应的复位信号驱动复位晶体管29，并且当复位晶体管29被接通时，在H) 26中累积的电荷被释放到电源电位VDD，并且H) 26被复位。
[0053]另外，在图1示出的成像装置11中，尽管采用其中通过选择晶体管28执行输出像素信号的像素21的选择的电路配置，但是也可采用其中省略了选择晶体管28的电路结构(所谓的三晶体管结构)。此外，成像装置11可采用其中预定数量的PD 24和传输晶体管25共享FD 26、放大晶体管27、选择晶体管28和复位晶体管29的像素共享结构。
[0054]图2是示出成像装置11的截面配置实例的示意图。此外，图2示出了包括在成像装置11中的三个像素21-1至21-3附近的截面视图。
[0055]成像装置11通过从图2的上部施加的光执行成像，并且利用从上部按顺序层压的片上透镜31、滤色器32、光接收层33、多层配线层34以及支撑基板35来配置。换句话说，假设前表面是多层配线层34形成在光接收层33上的表面，则成像装置11是其中从与前表面相对的背面侧施加光的所谓的背面照射型CMOS固态成像装置。
[0056]片上透镜31由为像素21-1至21-3的每一个布置的小透镜形成，并且将施加到成像装置11的光汇聚到像素21-1至21-3的H) 24-1至24-3中每一个。
[0057]滤色器32通过在像素21-1至21-3的每一个中布置发射预定颜色的光的滤光器(filter)来形成，并且使光束中的预定颜色的光被施加到成像装置11以被施加到像素21-1至21-3的PD 24-1至24-3。
[0058]在光接收层33中，例如，在由硅片制成的半导体基板41上，为像素21-1至21-3的每一个形成ro 24-1至24-3、传输晶体管25-1至25-3以及FD 26_1至26_3。然后，在光接收层33中，形成沟槽42-1至42-3以分离像素21-1至21-3，并且层压了固定电荷膜43、绝缘膜44和平坦化(planarizing)膜45。此外，在光接收层33中，在绝缘膜44与平坦化膜45之间形成遮光部46-1至46-3。
[0059]PD 24-1至24-3被配置为以如下的方式形成:使得P型区和N型区在半导体基板41的内部连接，并且接收由片上透镜31汇聚并通过滤色器32的光，以生成对应于光量的电荷。
[0060]传输晶体管25-1至25-3分别被配置为具有通过绝缘膜47-1至47-3层压在半导体基板41的前表面(面向图2的下部的表面)上的栅电极48-1至48-3。传输晶体管25-1至25-3分别布置在H) 24-1至24-3与H) 26-1之间。然后，如果供应至栅电极48_1至48_3的传输信号处于高电平，则在PD 24-1至24-3中累积的电荷通过相应的传输晶体管25-1至25-3传输到FD 26-1至26-3。
[0061 ] FD 26-1至26-3是形成为与半导体基板41的前表面接触的高浓度(Clense)N型区域，并且累积从相应ro 24-1至24-3传输的电荷。
[0062]沟槽42-1至42-3是形成在H) 24_1至24_3之间的凹槽以在作为半导体基板41的光接收表面的背面(面向图2的上部的表面)中开口。
[0063]固定电荷膜43是具有负的固定电荷的膜，设置该膜以免耗尽半导体基板41的背面中的边界表面附近的硅层，并且该膜沿着半导体基板41的背面的形状形成。
[0064]绝缘膜44具有绝缘性能，并且填充沟槽42-1至42-3的内部，同时层压在半导体基板41的背面上。
[0065]平坦化膜45是用于平坦化其中形成遮光部46-1至46-3的表面以在光接收层33上层压滤色器32的膜。
[0066]遮光部46-1至46-3屏蔽沿倾斜方向入射在像素21-1至21-3上的光，从而防止由于沿倾斜方向入射的光而引起的相邻像素21-1至21-3之间的混色。例如，遮光部46-1屏蔽从像素21-2沿倾斜方向导向相邻像素21-1的光，并且防止光通过像素21-2的滤色器32传播并进入像素21-1的PD24-1。
[0067]此外，遮光部46-1至46-3形成为向半导体基板41侧突出的凸形以提高光屏蔽性。此外，遮光部46-1至46-3形成为具有足以防止前端进入沟槽42-1至42-3的长度。换句话说，向半导体基板41侧突出的遮光部46-1至46-3的前端形成为不进入形成在半导体基板41上的沟槽42-1至42-3。
[0068]多层配线层34以使得构成例如图1的水平信号线22和垂直信号线23的多个配线层层压在层间绝缘膜之间的方式配置，并且在图2的配置实例中，层压了三层配线52-1至52-3。此外，在多层配线层34上形成将配线52-1至52-3彼此连接的贯通(through)电极53-1至53-2以及将FD 26-1至26-3与配线42-1连接的贯通电极54-1至54-3。
[0069]支撑基板35是用于确保形成为薄膜的光接收层33的强度并且支撑光接收层33的基。
[0070]成像装置11以这种方式配置并且遮光部46屏蔽沿倾斜方向入射的光，从而防止光泄漏到其他相邻像素21并且抑制混色的发生。例如，在其中遮光部以平面方式形成的配置中，在上层的绝缘膜部分中，假设难以获得足够的遮光性并且混色的抑制是不充分的。相反，在成像装置11中，遮光部46形成为向半导体基板41侧突出的凸形，从而即使在其中遮光部以平面方式形成的配置中，也可以提高关于沿倾斜方向入射的光的遮光性。因此，成像装置11可更可靠地抑制混色的发生。
[0071 ]此外，例如，在遮光部46向沟槽42内部延伸的配置中，存在由于界面特性劣化而导致暗电流和白点都加剧的问题。相反，在成像装置11中，由于遮光部46-1至46-3形成为不进入沟槽42-1至42-3，因此可以针对暗电流和白点做出改进，并且避免图像质量劣化。
[0072]此外，由于成像装置11通过利用绝缘膜44填充沟槽42来执行像素21之间的元件隔离，例如，即使在通过离子注入和退火来执行元件隔离的配置中，也可以更可靠地执行元件隔离。因此，即使响应于成像装置11的小型化形成具有窄宽度的像素隔离区，也可以可靠地防止混色。此外，可以增大ro 24的容量，并且特别地增大在成像装置11的光接收表面附近的蓝色区域中的ro 24的容量，从而增大饱和信号量并改善动态范围。
[0073]接着，将参照图3至图11描述成像装置11的制造方法。
[0074]如图3所示，在第一过程(process)中，通过在半导体基板41的前表面侧(图3的上部)执行的离子注入形成ro 24-1至24-3以及H) 26-1至26-3。之后，通过在半导体基板41的前表面上层压绝缘膜47-1至47-3以及栅电极48-1至48-3来形成传输晶体管25-1至25-3。另夕卜，无需示出，同样以与传输晶体管25相同的方式形成其他晶体管，S卩，图1中的放大晶体管
27、选择晶体管28以及复位晶体管29。
[0075]然后，在层压了层间绝缘膜51之后，在层间绝缘膜51上形成接触孔，并且在接触孔处形成贯通电极54-1至54-3，以连接至相应的H) 26-1至26-3。另外，以相同的方式，形成用于供应传输信号的贯通电极(未示出)以连接至栅电极48-1至48-3。
[0076]如图4所示，在第二过程中，通过配线52-1至52-3形成多层配线层34，并且贯通电极53-1和53-2形成为通过层间绝缘膜51分别地绝缘。
[0077]换句话说，通过如下方式形成多层配线层34:在第一过程中层压的层间绝缘膜51上形成配线52-1之后，层压层间绝缘膜51并且形成贯通电极53-1，以在层间绝缘膜51上形成配线52-2，并且进一步地，层压层间绝缘膜51并且形成贯通电极53-2，以在层间绝缘膜51上形成配线52-3，并且然后进一步层压层间绝缘膜51。
[0078]在第三过程中，如图5所示，支撑基板35从多层配线层34的顶部粘结到多层配线层34。
[0079]在第四过程中，如图6所示，使半导体基板41的背面侧反转朝上，并且高精度地过擦(scrape)半导体基板41的背面侧，直到半导体基板41具有期望的膜厚度;例如，暴露未示出的垂直型晶体管的底部。例如，可使用化学机械抛光(CMP)方法、干蚀刻、湿蚀刻等用于该过程，并且也可使用这些方法的组合。
[0080]在第五过程中，如图7所示，在相应的PD 24-1至24-3之间的元件隔离区中以预定深度(例如，从半导体基板41的背面大约2μπι的深度)形成沟槽42-1至42-3。例如，在形成沟槽42-1至42-3时，可使用干蚀刻。
[0081]在第六过程中，如图8所示，沿半导体基板41的背面的形状形成固定电荷膜43。换句话说，不仅在半导体基板41的背面上而且在半导体基板41中形成的沟槽42-1至42-3的侧面和底面上形成固定电荷膜43。此外，例如，可使用通过原子层沉积(ALD)方法形成的HfO2(氧化铪)膜作为固定电荷膜43。
[0082]在第七和第八过程中，如图9和图10所示，绝缘膜44形成为嵌入在沟槽42-1至42-3中。此外，在形成绝缘膜44时，采用根据沟槽42-1至42-3的位置形成其中绝缘膜44的背面凹陷成V形的凹部49-1至49-3的膜形成方法。例如，通过将绝缘膜44形成为两层结构(层压结构)来形成凹部49-1至49-3，在该两层结构中，在通过ALD方法形成Si02膜之后，通过高密度等离子体(HDP)形成氧化膜。
[0083]换句话说，在第七过程中，如图9所示，通过ALD方法形成绝缘膜44-1，并且在第八过程中，如图10所示，通过HDP形成绝缘膜44-2 ο由于在通过HDP的膜形成中同时执行膜形成和溅射，因此如图1O所示，形成线性地切入沟槽42-1至42-3的肩部的大致V形的凹部49_1至49-3。
[0084]在第九过程中，如图11所示，根据形成沟槽42-1至42-3的位置，为绝缘膜44形成遮光部46-1至46-3。换句话说，如图10所示，根据沟槽42-1至42-3形成的位置，在绝缘膜44上形成凹部49-1至49-3，并且沿凹部49-1至49-3的前表面的形状形成遮光部46-1至46-3。因此，遮光部46-1至46-3以使得截面形状大致为V形的方式形成为具有向半导体基板41突出的凸形。
[0085]例如，在通过溅射方法或CVD方法形成金属膜(其形成遮光部46-1至46-3)之后，通过执行去除除了遮光结构所需的位置以外的部分的处理来形成遮光部46-1至46-3。此外，可使用钛(Ti)和钨(W)的层压膜或者氮化钛(TiN)和钨(W)的层压膜作为遮光部46-1至46-3。此外，绝缘膜44形成为填充沟槽42的内部，这防止了遮光部46的前端进入沟槽42。
[0086]之后，如图2所示，通过层压平坦化膜45形成光接收层33，并且通过在光接收层33上层压滤色器32和片上透镜31来制造成像装置11。
[0087]如上所述，在成像装置11中，沟槽42形成为执行H)24之间的元件隔离，从而允许以使得凹部49形成在PD 24之间的方式来形成绝缘膜44。因此，使用绝缘膜44的凹部49，可以容易地形成具有向半导体基板41侧突出的凸形的遮光部46。因此，可以制造能够可靠地抑制混色的发生的成像装置11。
[0088]另外，遮光部46-1至46-3的截面形状可具有除了图2示出的大致V形之外的形状。例如，可以通过膜形成方法改变绝缘膜44的凹部49-1至49-3的形状，并且根据凹部49-1至49-3的形状，使得遮光部46-1至46-3的截面形状具有不同于大致V形的形状。
[0089]现在将参照图12描述成像装置11的第一变形例。另外，在图12示出的成像装置11’中，省略了片上透镜31、滤色器32、多层配线层34以及支撑基板35的图示。
[0090]例如，如图9所示，在第七过程中，在通过ALD方法形成绝缘膜44-1之后，如图12的上部所示，在第八过程中，通过等离子四乙基氧基硅烷(P-TEOS)形成绝缘膜44-2’来形成绝缘膜44’。在通过P-TEOS的膜形成中，凹部49-1至49-3形成为其中前表面以弯曲的形状凹入以具有到中心的陡坡的形状。
[0091]因此，之后，在第九过程中，当遮光部46a_l至46a_3沿凹部49-1至49-3的前表面形状形成时，如图12的下部所示，截面形状以使得上表面和下表面具有以弯曲的形状向半导体基板41突出的凸形的方式形成。
[0092]以这种方式，通过绝缘膜44的膜形成方法，可以形成期望形状的遮光部46-1至46-3。
[0093]另外，绝缘膜44的结构不限于其中通过HDP形成的绝缘膜44-2层压在通过ALD方法形成的绝缘膜44-1上的配置实例(参照图9和图10)以及其中通过P-TEOS形成的绝缘膜44-2’层压在通过ALD方法形成的绝缘膜44-1上的配置实例(参照图12)。换句话说，如果遮光部46可形成为向半导体基板41突出的凸形，则可以采用除了配置实例之外的结构作为绝缘膜44的结构。例如，作为绝缘膜44的结构，可采用其中通过ALD方法形成的绝缘膜层压在通过P-TEOS形成的绝缘膜上的配置、通过P-TEOS形成的单个膜的配置或者通过ALD方法形成的单个膜的配置。
[0094]此外，遮光部46-1至46-3可例如以如下的方式形成:在绝缘膜44形成为被平坦化之后，根据形成沟槽42-1至42-3的位置，形成凹槽，并且绝缘膜嵌入在凹槽中。
[0095]换句话说，图13示出了成像装置11的第二变形例。另外，在图13示出的成像装置11”中，省略了对片上透镜31、滤色器32、多层配线层34以及支撑基板35的图示。
[0096]如图13所示，根据在绝缘膜44中形成的凹槽，遮光部46b-l至46b-3形成为T形的截面形状。
[0097]以这种方式，遮光部46-1至46-3可形成为向半导体基板41突出的凸形的任意截面形状，以获得更好的遮光性。
[0098]此外，上述成像装置11可应用于包括诸如数字静物照相机和数字摄像机的成像系统、具有成像功能的移动电话、或者具有成像功能的其他设备的各种电子设备。
[0099]图14是示出安装在电子设备上的成像设备的配置实例的框图。
[0100]如图14所示，成像设备101被配置为包括光学系统102、成像装置103、信号处理电路104、监控器105和存储器106，并且能够捕捉静止图像和移动图像。
[0101]光学系统102被配置为包括一个或多个透镜，并且将来自目标的图像光(入射光)引导至成像装置103，以在成像装置103的光接收表面(传感器单元)上形成图像。
[0102]作为成像装置103，应用上述配置实例和变形例的成像装置11。根据通过光学系统102形成在光接收表面上的图像，电子在成像装置103中累积固定的周期。因此，根据累积在成像装置103中的电子的信号被供应至信号处理电路。
[0103]信号处理电路104对从成像装置103输出的信号电荷执行各种信号处理。通过执行信号处理的信号处理电路104所获得的图像(图像数据)被供应至并显示在监控器105上，或者被供应至并存储(记录)在存储器106中。
[0104]在以这种方式配置的成像设备101中，通过应用如上所述的配置实例或变形例的成像装置11作为成像装置103，可以获得其中抑制了混色的发生的良好质量的图像。
[0105]另外，成像装置11还可应用于前表面照射型CMOS固态成像装置，在前表面照射型CMOS固态成像装置中，从前表面(多层配线层34在其上形成在光接收层33上)侧施加入射光，并且遮光部46形成在光接收层33与多层配线层34之间。
[0106]另外，本技术可具有以下配置。
[0107](I) 一种固态成像装置，包括:
[0108]半导体基板，其上形成多个光电转换单元，每个光电转换单元接收光以生成电荷；
[0109]凹槽，形成在光电转换单元之间，以向半导体基板的光接收表面侧开口；
[0110]绝缘膜，嵌入在凹槽中，并且层压在半导体基板的背面侧；以及
[0111]遮光部，层压在绝缘膜上，并且在对应于凹槽的位置处形成为向半导体基板突出的凸形。
[0112](2)根据(I)所述的固态成像装置，
[0113]其中，遮光部形成为足以防止半导体基板侧上的前端进入凹槽的长度。
[0114](3)根据(I)或(2)所述的固态成像装置，
[0115]其中，当形成绝缘膜时，根据凹槽的位置，形成其中绝缘膜的表面是凹形的凹部。
[0116](4)根据(I)至(3)中任一项所述的固态成像装置，
[0117]其中，绝缘膜被配置为其中层压多个层的层压结构。
[0118](5)根据(I)至(4)中任一项所述的固态成像装置，
[0119]其中，相对于其中形成凹槽的半导体基板的光接收表面，在形成具有负的固定电荷的固定电荷膜之后，形成绝缘膜。
[0120](6)根据(I)至(5)中任一项所述的固态成像装置，
[0121]其中，向作为与前表面相对的一侧的背面施加光，在前表面上，配线层层压在半导体基板上。
[0122]另外，本实施方式并不限于上述实施方式，并且在不背离本公开的范围的情况下，可以进行各种修改。
[0123]参考标号列表
[0124]11成像装置
[0125]12像素阵列单元
[0126]13垂直驱动单元
[0127]14列处理单元
[0128]15水平驱动单元
[0129]16输出单元
[0130]17驱动控制单元
[0131]21像素
[0132]22水平信号线
[0133]23垂直信号线
[0134]24PD
[0135]25传输晶体管
[0136]26FD
[0137]27放大晶体管
[0138]28选择晶体管
[0139]29复位晶体管
[0140]31片上透镜
[0141]32滤色器
[0142]33光接收层
[0143]34多层配线层
[0144]35支撑基板
[0145]41半导体基板
[0146]42沟槽
[0147]43电荷膜
[0148]44绝缘膜
[0149]45平坦化膜
[0150]46遮光部
[0151]47绝缘膜
[0152]48栅电极
[0153]49凹部
【主权项】
1.一种成像装置，其包括: 半导体基板，其包括第一光电转换单元、第二光电转换单元以及布置在所述第一光电转换单元与所述第二光电转换单元之间的沟槽； 绝缘膜，其布置在所述半导体基板的光接收侧；以及 遮光部， 其中，所述第一光电转换单元相邻于所述第二光电转换单元， 所述绝缘膜在对应于所述沟槽的位置处包括大致V形的部分，并且 所述遮光部布置在所述绝缘膜的所述大致V形的部分上方。2.根据权利要求1所述的成像装置，其中，所述绝缘膜嵌入在所述沟槽中。3.根据权利要求1所述的成像装置，其中，所述绝缘膜的所述大致V形的部分布置在所述第一光电转换单元和所述第二光电转换单元之间。4.根据权利要求1所述的成像装置，其还包括: 多个晶体管，其中，所述第一光电转换单元和所述第二光电转换单元共享被包括在所述多个晶体管中的至少一个晶体管。5.根据权利要求4所述的成像装置，其中，被共享的所述至少一个晶体管包括复位晶体管，所述复位晶体管被定位成允许电荷被选择性地从浮动扩散部释放到电路节点。6.根据权利要求4所述的成像装置，其中，被共享的所述至少一个晶体管包括放大晶体管，所述放大晶体管连接到浮动扩散部，以允许与所述浮动扩散部的电位对应的信号被输出到信号线。7.根据权利要求4所述的成像装置，其中，被共享的所述至少一个晶体管包括选择晶体管，所述选择晶体管被定位成选择性地启动放大晶体管的操作。8.根据权利要求1所述的成像装置，其还包括: 多个晶体管，所述多个晶体管包括分别与所述第一光电转换单元和所述第二光电转换单元关联的第一传输晶体管和第二传输晶体管，其中，所述第一传输晶体管和所述第二传输晶体管被定位成允许电荷被选择性地传输到被所述第一光电转换单元和所述第二光电转换单元共享的浮动扩散部。9.根据权利要求1所述的成像装置，其还包括: 元件隔离区，其布置在所述第一光电转换单元和所述第二光电转换单元之间。10.根据权利要求1所述的成像装置，其还包括: 多个晶体管；以及 垂直驱动单元，其中，所述垂直驱动单元被配置成供应驱动信号以驱动所述多个晶体管。11.根据权利要求1所述的成像装置，其还包括: 信号线，其中，所述信号线连接到选择晶体管；以及 列处理单元，其中，所述列处理单元连接到所述信号线，且其中，所述列处理单元被配置成将来自所述光电转换单元中的至少一者的信号转换成数字信号。12.根据权利要求11所述的成像装置，其中，所述列处理单元执行所述信号的相关双采样。13.根据权利要求1所述的成像装置，其中，所述半导体基板包括第一侧和第二侧，所述第一侧是光接收侧，所述成像装置还包括: 多个片上透镜，所述多个片上透镜布置在所述半导体基板的所述第一侧；以及滤色器，其布置在所述片上透镜与所述半导体基板的所述第一侧之间，其中，所述绝缘膜布置在所述滤色器与所述半导体基板的所述第一侧之间。14.根据权利要求13所述的成像装置，其还包括: 平坦化膜，其布置在所述滤色器与所述半导体基板的所述第一侧之间。15.根据权利要求14所述的成像装置，其还包括: 膜，其布置在所述绝缘膜与所述半导体基板的所述光接收侧之间。16.根据权利要求15所述的成像装置，其中，所述膜包括铪。17.根据权利要求1所述的成像装置，其中，所述半导体基板包括第一侧和第二侧，所述第一侧是光接收侧，所述成像装置还包括: 金属化部，其布置成相邻于所述半导体基板的所述第一侧，其中，所述金属化部形成遮光层，所述遮光层布置在滤色器与所述半导体基板的所述第一侧之间。18.根据权利要求17所述的成像装置，其中，所述遮光层包括铝、钨或铜中的至少一者。19.根据权利要求1所述的成像装置，其还包括: 支撑基板，其布置在所述半导体基板的与所述光接收侧相对的一侧。20.根据权利要求1所述的成像装置，其还包括: 布线层，其包括多条信号线并布置在所述半导体基板的与所述光接收侧相对的一侧。21.根据权利要求1所述的成像装置，其中，所述遮光部直接布置在所述绝缘膜的所述大致V形的部分上方。22.根据权利要求1所述的成像装置，其还包括: 膜，其布置在所述绝缘膜与所述半导体基板的所述光接收侧之间。23.根据权利要求22所述的成像装置，其中，所述膜布置在所述半导体基板的背表面部上以及所述第一光电转换单元与所述第二光电转换单元之间。24.根据权利要求23所述的成像装置，其中，所述膜布置在所述沟槽内。25.根据权利要求22所述的成像装置，其中，所述膜包括铪。26.根据权利要求1所述的成像装置，其中，所述绝缘膜包括多个层。27.根据权利要求26所述的成像装置，其中，所述多个层中的第一层包括硅。28.根据权利要求27所述的成像装置，其中，所述多个层中的第二层包括氧化物膜。29.根据权利要求28所述的成像装置，其中，所述多个层中的所述第二层包括所述大致V形的部分。30.一种电子设备，其包括: 成像装置，其包括: 半导体基板，其包括第一光电转换单元、第二光电转换单元以及布置在所述第一光电转换单元与所述第二光电转换单元之间的沟槽； 绝缘膜，其布置在所述半导体基板的光接收侧；以及 遮光部， 其中，所述第一光电转换单元相邻于所述第二光电转换单元， 所述绝缘膜在对应于所述沟槽的位置处包括大致V形的部分，并且 所述遮光部布置在所述绝缘膜的所述大致V形的部分上方，和至少一个透镜，其被配置成将光引导至所述成像装置。
【文档编号】H01L27/146GK105938841SQ201610464117
【公开日】2016年9月14日
【申请日】2013年1月11日
【发明人】宫波勇树
【申请人】索尼公司