半导体装置及其制造方法
【专利摘要】本发明提供一种具有寿命控制层并且批量生产时IGBT的导通电压不易产生偏差的半导体装置。本发明为具有具备IGBT区域的半导体基板的半导体装置。IGBT区域具有发射区、体区、漂移区、集电区。在体区中以隔着栅绝缘膜而对置的方式配置有栅电极。在漂移区内、且与半导体基板的厚度方向的中间部相比靠背面侧的范围内，形成有以层状分布的第一寿命控制层。第一寿命控制层内的结晶缺陷密度与相对于第一寿命控制层而在背面侧邻接的区域内的结晶缺陷密度、以及相对于第一寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任何一方相比而较高。第一寿命控制层和背面之间的区域内的结晶缺陷密度与第一寿命控制层和表面之间的区域内的结晶缺陷密度相比而较低。
【专利说明】
半导体装置及其制造方法
技术领域
[0001]本说明书中公开的技术涉及一种半导体装置及其制造方法。
【背景技术】
[0002]在专利文献I中公开了一种具有IGBT(InsulatedGate Bipolar Transistor:绝缘栅双极性晶体管)区域的半导体装置。在IGBT区域内的漂移区的一部分中形成有结晶缺陷密度较高的寿命控制层。寿命控制层被形成在漂移区内、且与半导体基板的厚度方向的中间部相比靠背面侧的范围内(即，集电区附近的范围内)。以此方式，能够通过在漂移区内的集电区附近的范围内形成寿命控制层，从而在IGBT断开时于短时间内将漂移区内的载流子消去。因此，该半导体装置的IGBT的断开损失较小。
[0003]在先技术文献
[0004]专利文献
[0005]专利文献1:日本特开2012-43891号公报
【发明内容】
[0006]发明所要解决的课题
[0007]已知当根据专利文献I的技术而批量生产半导体装置时，在批量生产出的半导体装置之间，IGBT的导通电压的偏差较大。因此，在本说明书中提供一种具有寿命控制层并且在批量生产时IGBT的导通电压不易发生偏差的半导体装置的结构及其制造方法。
[0008]用于解决课题的方法
[0009]专利文献I的寿命控制层通过将带电粒子从半导体基板的背面侧(集电区侧)向半导体基板进行注入而形成。因此，在与寿命控制层相比靠背面侧的区域整体中，结晶缺陷密度较高。即，集电区内的结晶缺陷密度较高。IGBT的导通电压较大程度地受到IGBT导通时从集电区向漂移区流入的空穴的量的影响。当如专利文献I中的技术所示在集电区内以较高密度而形成结晶缺陷时，会由于结晶缺陷密度的偏差而使得从集电区向漂移区的空穴的流入的难易度上产生偏差。因此，在批量生产出的半导体装置之间，IGBT的导通电压的偏差会变得较大。
[0010]本说明书中所公开的半导体装置具有，具备IGBT区域的半导体基板。所述IGBT区域具有发射区、体区、漂移区、集电区。所述发射区为在所述半导体基板的表面上露出的n型区域。所述体区为与所述发射区相接的P型区域。所述漂移区被配置在所述体区的背面侧，并为通过所述体区而与所述发射区分离的η型区域。所述集电区被配置在所述漂移区的背面侧，并通过所述漂移区而与所述体区分离，且为在所述半导体基板的背面上露出的P型区域。栅电极以隔着栅绝缘膜而与将所述发射区和所述漂移区分离的范围内的所述体区对置的方式配置。在所述漂移区内、且与所述半导体基板的厚度方向的中间部相比靠背面侧的范围内，形成有沿着所述半导体基板的平面方向而以层状分布的第一寿命控制层。所述第一寿命控制层内的结晶缺陷密度与相对于所述第一寿命控制层在背面侧邻接的区域内的结晶缺陷密度、以及相对于所述第一寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任意一方相比而较高。所述第一寿命控制层与所述背面之间的区域内的结晶缺陷密度与所述第一寿命控制层和所述表面之间的区域内的结晶缺陷密度相比而较低。
[0011]另外，半导体基板的背面是指半导体基板的与表面为相反侧的面。此外，上述的平面方向是指，与半导体基板的厚度方向正交的方向(沿着半导体基板的表面或背面的方向)。
[0012]在该半导体装置中，第一寿命控制层和半导体基板的背面之间的区域内的结晶缺陷密度与第一寿命控制层和半导体基板的表面之间的区域内的结晶缺陷密度相比而较低。该结构能够通过将带电粒子从半导体基板的表面侧向第一寿命控制层的位置注入而获得。在该半导体装置中，由于位于与第一寿命控制层相比靠背面侧的集电区内的结晶缺陷密度较低，因此集电区内的结晶缺陷密度几乎不会产生偏差。因此，从集电区向漂移区的空穴的流入的难易度上不易产生偏差。因此，在该结构的半导体装置的批量生产时，在半导体装置之间IGBT的导通电压上不易产生偏差。
[0013]此外，本说明书提供一种IGBT的导通电压不易产生偏差的半导体装置的制造方法。该制造方法具有:第一寿命控制层形成工序、表面侧加工工序、背面侧加工工序。在所述第一寿命控制层形成工序中，通过对于具有η型的漂移区的半导体基板而从表面侧注入带电粒子，从而在所述漂移区内形成结晶缺陷密度上升了的第一寿命控制层。在所述表面侧加工工序中，在与所述第一寿命控制层相比靠表面侧形成发射区、体区及栅电极。在所述背面侧加工工序中，在与所述第一寿命控制层相比靠背面侧形成集电区。所述发射区为η型，且在所述半导体基板的表面上露出。所述体区为P型，且与所述发射区相接并使所述漂移区与所述发射区分离。所述栅电极隔着栅绝缘膜而与将所述发射区和所述漂移区分离的范围内的所述体区对置。所述集电区为P型，且被配置在所述漂移区的背面侧，并通过所述漂移区而与所述体区分离，并且在所述半导体基板的背面上露出。所述第一寿命控制层位于与所述半导体基板的厚度方向的中间部相比靠背面侧的范围内。
[0014]另外，上述的第一寿命控制层形成工序、表面侧加工工序、背面侧加工工序可以以任意顺序来实施。此外，也可以先实施表面侧加工工序中的一部分，并在其他的工序(即，第一寿命控制层形成工序与背面侧加工工序中的任意一方或双方)后实施表面侧加工工序中的剩余部分。此外，上述的发射区、体区、漂移区、集电区、栅电极及第一寿命控制层的相互关系只要在半导体装置完成的阶段获得即可，而无需在制造程序的过程中获得上述的关系。此外，上述的发射区以及体区也可以通过离子注入而形成，还可以通过外延生长而形成。此外，也可以在第一寿命控制层形成工序中，将第一寿命控制层形成在与半导体基板的厚度方向的中间部相比靠背面侧的范围内。此外，还可以在第一寿命控制层形成工序中，将第一寿命控制层形成在与半导体基板的厚度方向的中间部相比靠表面侧的范围内，并且在此之后通过对半导体基板的背面进行研磨从而使第一寿命控制层位于与半导体基板的厚度方向的中间部相比靠背面侧的范围内。
[0015]在该制造方法中，将带电粒子从表面侧向半导体基板进行注入。当以此方式而将带电粒子注入时，会在带电粒子的停止位置处形成密度最高的结晶缺陷，从而形成第一寿命控制层。第一寿命控制层位于在半导体装置完成后与半导体基板的厚度方向的中间部相比靠背面侧的范围内。此外，在第一寿命控制层与半导体基板的表面之间的区域(带电粒子所通过的区域)中，虽然与第一寿命控制层相比密度较低，但也形成有结晶缺陷。因此，结晶缺陷密度在与第一寿命控制层相比靠表面侧的区域中，与背面侧的区域相比而较高。在该制造方法中，在半导体基板的表面侧的区域形成发射区、体区及栅电极，并且在背面侧的区域形成集电区。即，在结晶缺陷密度较低的区域形成集电区。因此，根据该制造方法，能够对所制造出的半导体装置之间的IGBT的导通电压的偏差进行抑制。以此方式，在该制造方法中，将带电粒子从表面侧向半导体基板注入而形成第一寿命控制层。即，在该制造方法中，不会实施将带电粒子(即，用于形成结晶缺陷的带电粒子)相对于形成有集电区的范围的半导体基板而从背面侧注入的工序。因此，能够使集电区内的结晶缺陷密度降低，并能够对IGBT的导通电压的偏差进行抑制。
【附图说明】
[0016]图1为半导体装置10的纵剖视图。
[0017]图2为表示A-A线的位置处的结晶缺陷密度的分布的图像。
[0018]图3为加工前的半导体基板12的纵剖视图。
[0019]图4为栅电极44形成后的半导体基板12的纵剖视图。
[0020]图5为发射区20以及体区22形成后的半导体基板12的纵剖视图。
[0021]图6为第一He离子注入工序的说明图。
[0022]图7为表示第一He离子注入工序实施后的A-A线的位置处的结晶缺陷的分布的图像。
[0023]图8为第二He离子注入工序的说明图。
[0024]图9为表面12a侧的加工后的半导体基板12的纵剖视图。
【具体实施方式】
[0025]图1表示根据本实施方式的方法而制造出的半导体装置10。半导体装置10由半导体基板12、形成在半导体基板12的表面12a以及背面12b上的电极、绝缘体等而构成。半导体基板12具备形成有IGBT的IGBT区域16、形成有二极管的二极管区域18。即，半导体装置10为所谓的RC-1GBT(反向导通型绝缘栅双极性晶体管)。
[0026]半导体基板12由硅形成。在半导体基板12的表面12a上形成有多个沟槽40。各沟槽40在相对于图1的纸面而垂直的方向上相互平行地延伸。
[0027]IGBT区域16内的各沟槽40的内表面被栅绝缘膜42覆盖。在IGBT区域16内的各沟槽40的内部配置有栅电极44。栅电极44通过栅绝缘膜42而与半导体基板12绝缘。栅电极44的表面被层间绝缘膜46覆盖。
[0028]二极管区域18内的各沟槽40的内表面被绝缘膜52覆盖。在二极管区域18内的各沟槽40的内部配置有控制电极54 ο控制电极54通过绝缘膜52而与半导体基板12绝缘。控制电极54的表面被层间绝缘膜56覆盖。控制电极54的电位相对于栅电极44的电位而被独立地控制。
[0029]在半导体基板12的表面12a上形成有上部电极60。上部电极60通过层间绝缘膜46而与栅电极44绝缘，并且通过层间绝缘膜56而与控制电极54绝缘。在半导体基板12的背面12b上形成有下部电极62。
[0030]在IGBT区域16的内部形成有发射区20、体区22、漂移区26、集电区32。
[0031]发射区20为η型区域，其在半导体基板12的表面12a上露出。发射区20与上部电极60欧姆接触。发射区20与栅绝缘膜42相接。
[0032]体区22具有体接触区22a与低浓度体区22b。体接触区22a为含有高浓度的P型杂质的P型区域。体接触区22a在半导体基板12的表面12a上露出。体接触区22a与发射区20邻接。体接触区22a与上部电极60欧姆接触。低浓度体区22b为与体接触区22a相比P型杂质浓度较低的P型区域。低浓度体区22b被形成在发射区20与体接触区22a的下侧。低浓度体区22b在发射区20的下侧与栅绝缘膜42相接。
[0033]漂移区26具有低浓度漂移区28与缓冲区30。低浓度漂移区28为含有与发射区20以及缓冲区30相比浓度较低的η型杂质的η型区域。低浓度漂移区28被形成在低浓度体区22b的下侧。低浓度漂移区28通过低浓度体区22b而与发射区20分离。低浓度漂移区28在低浓度体区22b的下侧与沟槽40的下端部的栅绝缘膜42相接。缓冲区30为含有与低浓度漂移区28相比浓度较高的η型杂质的η型区域。缓冲区30内的η型杂质浓度为低浓度漂移区28内的η型杂质浓度的10倍以上。缓冲区30被形成在低浓度漂移区28的下侧。
[0034]集电区32为含有高浓度的P型杂质的P型区域。集电区32被形成在缓冲区30的下侧。集电区32在半导体基板12的背面12b上露出。集电区32与下部电极62欧姆接触。
[0035]在IGBT区域16内，通过发射区20、体区22、漂移区26、集电区32以及栅电极44等而形成有被连接在上部电极60与下部电极62之间的IGBT。在半导体装置10作为IGBT而进行动作的情况下，上部电极60为发射极，下部电极62为集电极。
[0036]在二极管区域18的内部中形成有阳极区34与上述的漂移区26。
[0037]阳极区34具有阳极接触区34a与低浓度阳极区34b。阳极接触区34a为含有高浓度的P型杂质的P型区域。阳极接触区34a在半导体基板12的表面12a上露出。阳极接触区34a与上部电极60欧姆接触。低浓度阳极区34b为与阳极接触区34a相比P型杂质浓度较低的P型区域。低浓度阳极区34b被形成在阳极接触区34a的周围。低浓度阳极区34b与绝缘膜52相接。
[0038]二极管区域18内的漂移区26具有上述的低浓度漂移区28、上述的缓冲区30、阴极区36。二极管区域18内的低浓度漂移区28与IGBT区域16内的低浓度漂移区28连通。二极管区域18内的低浓度漂移区28被形成在低浓度阳极区34b的下侧，并且与沟槽40的下端部附近的绝缘膜52相接。二极管区域18内的缓冲区30与IGBT区域16内的缓冲区30连通。在二极管区域18内，缓冲区30也被形成在IGBT区域16的下侧。阴极区36为含有与缓冲区30相比浓度较高的η型杂质的η型区域。阴极区36被形成在缓冲区30的下侧。阴极区36与集电区32邻接。阴极区36在半导体基板12的背面12b上露出。阴极区36与下部电极62欧姆接触。
[0039]在二极管区域18内，通过阳极区34与漂移区26等而形成有被连接在上部电极60与下部电极62之间的pn二极管。在半导体装置10作为二极管而进行动作的情况下，上部电极60为阳极，下部电极62为阴极。即，二极管相对于IGBT而被反并联连接。
[0040]在低浓度漂移区28内形成有第一寿命控制层70、第二寿命控制层72。
[0041]第一寿命控制层70为与在其上部以及下部处邻接的半导体层相比结晶缺陷密度较高的半导体层。第一寿命控制层70沿着半导体基板12的平面方向(S卩，与厚度方向正交的两个方向)而以层状分布。第一寿命控制层70以从IGBT区域16跨至二极管区域18的方式而延伸。在对半导体基板12的上表面12a进行俯视观察时，第一寿命控制层70被形成于IGBT区域16与二极管区域18的整个区域内。第一寿命控制层70被形成在与半导体基板12的厚度方向的中间部Cl相比靠背面12b侧的范围内。即，寿命控制层70被形成在低浓度漂移区28内、且缓冲区30的附近的范围内。
[0042]第二寿命控制层72为与在其上部以及下部处邻接的半导体层相比结晶缺陷密度较高的半导体层。第二寿命控制层72沿着半导体基板12的平面方向而以层状分布。第二寿命控制层72以从IGBT区域16跨至二极管区域18的方式而延伸。当对半导体基板12的上表面12a进行俯视观察时，第二寿命控制层72被形成于IGBT区域16与二极管区域18的整个区域内。第二寿命控制层70被形成在与半导体基板12的厚度方向的中间部Cl相比靠表面12a侧的范围内。即，第二寿命控制层72被形成在低浓度漂移区28内且各沟槽40的下端附近的范围内。
[0043]图2表示图1的A-A线处的半导体基板12内的结晶缺陷密度分布。即，图2表示半导体基板12的厚度方向上的结晶缺陷密度分布。另外，虽然图1的A-A线被表示在IGBT区域16内，但在二极管区域18内也分布有与图2相同的结晶缺陷。
[0044]如图2所示，在第一寿命控制层70内以及第二寿命控制层72内，结晶缺陷密度以高斯分布状而分布。在第一寿命控制层70的下侧的半导体层84(8卩，包括缓冲区30、集电区32以及阴极区36在内的半导体层84)中，结晶缺陷以大致固定的密度Na而分布。在第一寿命控制层70与第二寿命控制层72之间的半导体层82内，结晶缺陷以大致固定的密度Nb而分布。第一寿命控制层70内的结晶缺陷密度与结晶缺陷密度Na以及Nb中的任意一方相比而较高。此外，结晶缺陷密度Nb与结晶缺陷密度Na相比而较高。在第二寿命控制层7 2的上侧的半导体层80(S卩，包括发射区20、体区22以及阳极区34在内的半导体层80)中，结晶缺陷以大致固定的密度Ne而分布。第二寿命控制层72内的结晶缺陷密度与结晶缺陷密度Nb以及Ne中的任意一方相比而较高。此外，结晶缺陷密度Ne与结晶缺陷密度Nb相比而较高。另外，第一寿命控制层70内的结晶缺陷密度与第二寿命控制层72内的结晶缺陷密度中的哪一方较高均可。
[0045]根据上述的说明可明确看出，与第一寿命控制层70相比靠下侧的半导体层84内的结晶缺陷密度Na和与第一寿命控制层70相比靠上侧的半导体层82、72以及80内的结晶缺陷密度相比而较低。更加详细而言，半导体层84内的结晶缺陷密度Na与半导体层82内的结晶缺陷密度Nb、第二寿命控制层72内的结晶缺陷密度、以及半导体层80内的结晶缺陷密度Ne中的任意一方相比而较低。
[0046]接下来，对半导体装置10的动作进行说明。首先，对IGBT的动作进行说明。当对下部电极62施加与上部电极60相比而较高的电位，并且对栅电极44施加阈值以上的栅极电压时，IGBT导通。即，通过施加栅极电压，从而在与栅绝缘膜42邻接的范围内的低浓度体区22b中会形成沟道。因此，电子会从上部电极60起、通过发射区20与沟道而流入至低浓度漂移区28。此外，空穴会从下部电极62起、通过集电区32与缓冲区30而流入至低浓度漂移区28。这样，在低浓度漂移区28内电子以及空穴的浓度会变得较高，从而由于电导调制现象，低浓度漂移区28的电阻会变得极小。因此，电子以及空穴会以较低损失而通过低浓度漂移区28。电子从低浓度漂移区28起、通过缓冲区30及集电区32而向下部电极62流动。由于电子的迀移率较高，因此电子会以较短时间而向下部电极62流动。空穴从低浓度漂移区28起、通过低浓度体区22b与体接触区22a而向上部电极60流动。由于空穴的迀移率较低，因此空穴与电子相比会较长时间地滞留在低浓度漂移区28中。即，当IGBT导通时，在低浓度漂移区28中蓄积有预定量的空穴。此处，IGBT的导通电压很大程度上取决于IGBT导通时漂移区26(特别是低浓度漂移区28)中所蓄积的空穴的量。漂移区26中所蓄积的空穴的量很大程度上取决于从下部电极62向低浓度漂移区28流入的空穴的量。从下部电极62向低浓度漂移区28流入的空穴的量很大程度上取决于集电区32的P型杂质浓度、缓冲区30的η型杂质浓度、以及集电区32与缓冲区30内的结晶缺陷密度。即，IGBT的导通电压很大程度上取决于集电区32的P型杂质浓度、缓冲区30的η型杂质浓度、以及集电区32与缓冲区30内的结晶缺陷密度这三个要素。在本实施方式中，集电区32与缓冲区30内的结晶缺陷密度Na非常低。因此，集电区32与缓冲区30内的结晶缺陷密度不会成为导通电压产生偏差的要素。IGBT的导通电压实际上取决于集电区32的P型杂质浓度与缓冲区30的η型杂质浓度这两个要素。因此，在批量生产该半导体装置10时，在半导体装置10之间IGBT的导通电压上不易产生偏差。
[0047]另外，如上所述，当IGBT导通时，空穴与电子相比将较长时间地滞留在低浓度漂移区28中，相对于此，电子会以较短时间而通过低浓度漂移区28。因此，IGBT导通时的低浓度漂移区28的电阻由从下部电极62向低浓度漂移区28流入的空穴的量所决定，而几乎不受从上部电极60向低浓度漂移区28流入的电子的量的影响。即，IGBT的导通电压几乎不受从上部电极60向低浓度漂移区28流入的电子的量的影响。在半导体装置10中，发射区20及体区22(8卩，电子从上部电极60向低浓度漂移区28流入的路径)的结晶缺陷密度Ne与集电区32以及缓冲区30内的结晶缺陷密度Na相比而较高。然而，如上所述，电子向低浓度漂移区28流入的量几乎不会影响到导通电压。因此，即使发射区20与体区22内的结晶缺陷密度Ne较高，对导通电压的影响也较小。即，即使发射区20与体区22内的结晶缺陷密度Ne较高，导通电压的偏差也不会相应地变大。
[0048]如果在IGBT导通时使栅电极44的电位降低，则沟道会消失，从而IGBT会断开。此时，低浓度漂移区28中所蓄积的空穴会通过低浓度体区22b与体接触区22a而向上部电极60排出。由于流动有这样的由空穴所导致的电流，从而在IGBT断开时会产生损失。然而，在该半导体装置10中，在IGBT区域16内的低浓度漂移区28中形成有结晶缺陷密度较高的第一寿命控制层70以及第二寿命控制层72。结晶缺陷会作为空穴与电子的再结合中心而发挥功能。因此，当IGBT断开时，低浓度漂移区28内的空穴的大部分会在第一寿命控制层70与第二寿命控制层72中通过再结合而消去。由此，在IGBT断开时由于空穴所导致的电流被抑制，从而断开损失被降低。特别是由于在该IGBT中，在低浓度漂移区28内的与缓冲区30较近的范围内形成有第一寿命控制层70，因此能够在断开时使更多的空穴在第一寿命控制层70再结合。因此，IGBT的断开损失极小。
[0049]此外，如上所述，IGBT断开时的电流由于IGBT导通时低浓度漂移区28中所蓄积的空穴被向上部电极60排出而产生。因此，IGBT断开时的电流很大程度上取决于IGBT导通时漂移区26内所蓄积的空穴的量。如上所述，由于在半导体装置10中，IGBT的缓冲区30以及集电区32内的结晶缺陷密度较低，因此IGBT导通时漂移区26内所蓄积的空穴的量不易产生偏差。因此，IGBT断开时的电流的大小不易产生偏差。即，当对该半导体装置10进行批量生产时，在半导体装置10之间IGBT的断开损失不易产生偏差。
[0050]接下来，对二极管的动作进行说明。在使二极管导通的情况下，向上部电极60施加与下部电极62相比而为高电位的电压。这样，电流会从上部电极60起、经由阳极接触区34a、低浓度阳极区34b、低浓度漂移区28、缓冲区30以及阴极区36而向下部电极62流动。之后，当将下部电极62与上部电极60之间的电压切换为反向电压时，二极管会实施反向恢复动作。SP，二极管区域18内的低浓度漂移区28中所蓄积的空穴会通过低浓度阳极区34b与阳极接触区34a而向上部电极60排出。由此，在二极管中流有反向恢复电流，从而会产生损失。然而，在该半导体装置10中，在二极管区域18内的低浓度漂移区28中形成有结晶缺陷密度较高的第一寿命控制层70以及第二寿命控制层72。当二极管进行反向恢复动作时，低浓度漂移区28内的空穴的大部分会通过在第一寿命控制层70与第二寿命控制层72中进行再结合而消去。由此，二极管的反向恢复动作时的空穴的流动(即，反向恢复电流)被抑制，从而损失被降低。特别是，在该二极管中，由于在低浓度漂移区28内的与体区22较近的范围内形成第二寿命控制层72，因此在反向恢复动作时能够在第二寿命控制层72中使更多的空穴进行再结合。因此，在二极管的反向恢复动作时产生的损失较小。
[0051]接下来，对半导体装置10的制造方法进行说明。半导体装置10由图3中所示的加工前的半导体基板12制造而成。加工前的半导体基板12的整体具有与低浓度漂移区28大致相同的η型杂质浓度。此外，加工前的半导体基板12的厚度与图1所示的半导体基板12的厚度相比而较厚。
[0052](沟槽形成工序)
[0053]首先，如图4所示，通过对半导体基板12的表面12a选择性地进行蚀刻来形成沟槽40。接下来，以对沟槽40的内表面进行覆盖的方式而形成栅绝缘膜42、绝缘膜52。接下来，在沟槽40内形成栅电极44以及控制电极54。
[0054](表面侧杂质注入工序)
[0055]接下来，将η型以及P型的杂质从表面12a侧向半导体基板12选择性地注入。由此，如图5所示，在半导体基板12内形成体接触区22a、低浓度体区22b、发射区20、阳极接触区34a及低浓度阳极区34b。
[0056](第一He离子注入工序)
[0057]接下来，如图6所示，将He离子从表面12a侧向半导体基板12进行注入。He离子会注入至IGBT区域16以及二极管区域18的整个区域。向半导体基板12注入的He离子会在半导体基板12中失去速度而停止在半导体基板12中。此处，以在从半导体基板12的表面12a侧观察时，被注入到半导体基板12中的He离子的平均停止位置成为与图1的第一寿命控制层70的位置相同的位置的方式来对注入能量进行调节。当He离子停止在半导体基板12中时，在该停止位置附近处会形成大量的结晶缺陷。因此，如图6所示，在He离子的停止位置附近处形成有结晶缺陷密度较高的第一寿命控制层70。另外，由于在该阶段中，半导体基板12的厚度较厚，因此第一寿命控制层70位于与半导体基板12的厚度方向的中间部相比靠表面12a侧。此外，即使在He离子于半导体基板12中进行移动时，虽然与停止位置相比密度较低，但也会在半导体基板12中形成结晶缺陷。即，在He离子的通过路径的半导体层(S卩，第一寿命控制层70与半导体基板12的表面12a之间的半导体层)中也会形成少量的结晶缺陷。
[0058]由于在第一He离子注入工序中会在半导体基板12内形成结晶缺陷，因此在第一He离子注入工序后，结晶缺陷会以图7所示的方式而分布。由于在第一寿命控制层70中通过第一He离子注入工序而形成有大量的结晶缺陷，因此在第一寿命控制层70内结晶缺陷密度会变得极高。在第一寿命控制层70内，结晶缺陷密度会以具有极大值的方式而以高斯分布状进行分布。
[0059]在第一He离子注入工序中，在与第一寿命控制层70相比靠下侧的半导体层84中不会形成结晶缺陷。因此，在第一 He离子注入工序中半导体层84内的结晶缺陷密度不会上升。因此，半导体层84具有较低的结晶缺陷密度Na。结晶缺陷密度Na与加工前的半导体基板12的结晶缺陷密度大致相等。
[0060]在第一He离子注入工序中，与第一寿命控制层70相比靠上侧的半导体层83会成为He离子的通过路径。因此，当He离子通过时在半导体层83中会形成少量的结晶缺陷。因此，在第一He离子注入工序中，半导体层83内的结晶缺陷密度会稍微上升。因此，半导体层83具有与半导体层84的结晶缺陷密度Na相比而较高、与第一寿命控制层70的结晶缺陷密度相比而较低的结晶缺陷密度Nb。
[0061](第二He离子注入工序)
[0062]接下来，如图8所示，将He离子从表面12a侧向半导体基板12进行注入。He离子会注入至IGBT区域16以及二极管区域18的整个区域。此处，以在从半导体基板12的表面12a侧观察时，使被注入到半导体基板12中的He离子的平均停止位置成为与图1的第二寿命控制层72的位置相同的位置(S卩，与第一寿命控制层70相比靠上侧的低浓度漂移区28内)的方式，来对注入能量进行调节。因此，如图8所示，在He离子的停止位置附近处形成有结晶缺陷密度较高的第二寿命控制层72。此外，在He离子的通过路径的半导体层(S卩，第二寿命控制层72与半导体基板12的表面12a之间的半导体层)中也形成有少量的结晶缺陷。
[0063]由于在第二He离子注入工序中于半导体基板12内形成有结晶缺陷，因此在第二He离子注入后，结晶缺陷会以图2所示的方式而分布。由于在第二 He离子注入工序中，在第二寿命控制层72中形成有大量的结晶缺陷，因此在第二寿命控制层72内结晶缺陷密度会变得极高。在第二寿命控制层72内，结晶缺陷密度会以具有极大值的方式以高斯分布状进行分布。另外，第二寿命控制层72内的结晶缺陷密度既可以大于第一寿命控制层70内的结晶缺陷密度，也可以小于第一寿命控制层70内的结晶缺陷密度。
[0064]在第二He离子注入工序中，在与第二寿命控制层72相比靠下侧的半导体层82、70、84中不会形成结晶缺陷。因此，半导体层82、70、84内的结晶缺陷密度与图7的分布相比未发生变化。
[0065]在第二He离子注入工序中，与第二寿命控制层72相比靠表面12a侧的半导体层80成为He离子的通过路径。因此，当He离子通过时在半导体层80中会形成少量的结晶缺陷。因此，在第二He离子注入工序中，半导体层80内的结晶缺陷密度会稍微上升。因此，半导体层80具有与半导体层82的结晶缺陷密度Nb相比而较高、与第二寿命控制层72的结晶缺陷密度相比而较低的结晶缺陷密度Ne。
[0066](热处理工序)
[0067]接下来，对半导体基板12在350°C?450°C的温度下实施退火，从而使半导体基板12中所形成的结晶缺陷稳定。
[0068](上部电极形成工序)
[0069]接下来，如图9所示，在栅电极44以及控制电极54上形成层间绝缘膜46、56。接下来，在半导体基板12的表面12a上形成上部电极60。由此，半导体装置1的表面12a侧的结构完成。
[0070](背面研磨工序)[0071 ]接下来，通过对半导体基板12的背面12b进行研磨而使半导体基板12较薄。此处，以使第一寿命控制层70相对于半导体基板12的厚度方向的中间部Cl而位于背面12b侧的方式来对半导体基板12的厚度进行调节。此外，此处，以在与第一寿命控制层70相比靠背面12b侧处残留有半导体层84(8卩，具有较低的结晶缺陷密度Na的半导体层84)的方式来对半导体基板12的厚度进行调节。
[0072](背面侧加工工序)
[0073]接下来，通过相对于半导体基板12而将P型以及η型的杂质从背面12b侧注入来形成缓冲区30、集电区32以及阴极区36。之后，通过在半导体基板12的背面12b处形成下部电极62来完成图1所示的半导体装置10。
[0074]在该制造方法中，在第一He离子注入工序以及第二He离子注入工序中，相对于半导体基板12而从表面12a侧注入He离子。该制造方法不具有相对于半导体基板12将He离子从背面12b侧注入的工序。因此，能够将与第一寿命控制层70相比靠背面12b侧的半导体层84的结晶缺陷密度维持为低密度。即，能够将集电区32以及缓冲区30内的结晶缺陷密度设为较低。因此，根据该制造方法，能够对在所制造出的半导体装置10之间IGBT的导通电压以及开关损失上产生偏差的情况进行抑制。
[0075]另外，在上述的实施方式中，对RC-1GBT进行了说明。然而，也可以将本说明书中所公开的技术应用于单体的IGBT。
[0076]此外，在上述的实施方式的半导体装置10中，漂移区26具有缓冲区30。然而，漂移区26也可以不具有缓冲区30。此外，也可以不形成第二寿命控制层72，而仅形成第一寿命控制层70。通过这样的结构，也能够降低IGBT的断开损失。
[0077]此外，在上述的实施方式的制造方法中，通过注入He离子而形成了寿命控制层。然而，也可以通过在半导体基板中注入不作为给予体以及接受体中的任何一个而发挥功能的其他带电粒子(例如氢离子等)来形成寿命控制层。
[0078]在下文中，列举本说明书所公开的技术要素。另外，以下的各技术要素为各自独立而有效的要素。
[0079]在本说明书所公开的一个示例的半导体装置中，也可以采用如下方式，S卩，在与第一寿命控制层相比靠表面侧的漂移区内，形成有沿着半导体基板的平面方向而以层状分布的第二寿命控制层。第二寿命控制层内的结晶缺陷密度与相对于第二寿命控制层而在背面侧邻接的区域内的结晶缺陷密度、以及相对于第二寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任意一方相比而较高。
[0080]以此方式，能够通过在漂移区内设置两个寿命控制层而进一步降低IGBT的断开损失。
[0081]在本说明书公开的一例的半导体装置中，也可以采用如下方式，S卩，漂移区具有:低浓度漂移区；缓冲区，其被形成在低浓度漂移区与所述集电区之间，并具有低浓度漂移区的η型杂质浓度的10倍以上的η型杂质浓度。第一寿命控制层被形成在低浓度漂移区内。
[0082]如果以此方式而在低浓度漂移区内形成第一寿命控制层，则能够更有效地降低IGBT的断开损失。
[0083]在本说明书所公开的一个示例的半导体装置中，也可以采用如下方式，S卩，半导体基板具备二极管区域。二极管区域具有在半导体基板的表面上露出的P型的阳极区。漂移区在二极管区域内与阳极区相接并且在半导体基板的背面上露出。第一寿命控制层以从IGBT区域跨至二极管区域的方式而分布。
[0084]根据这样的结构，能够降低二极管的反向恢复动作时的损失。
[0085]本说明书所公开的一个示例的半导体装置的制造方法还可以具有如下工序，SP，在第一寿命控制层的形成之后，以在与第一寿命控制层相比靠背面侧残留有半导体层的方式而对半导体基板的背面进行研磨，从而使半导体基板薄板化。在该情况下，在形成集电区的工序中，将集电区形成在与第一寿命控制层相比靠背面侧的半导体层中。
[0086]本说明书所公开的一个示例的半导体装置的制造方法还可以具有如下的工序，即，通过对于半导体基板而从表面侧注入带电粒子，从而在与第一寿命控制层相比靠表面侧的漂移区内形成使结晶缺陷密度上升的第二寿命控制层。
[0087]另外，第二寿命控制层与第一寿命控制层可以先形成其中的任意一个，也可以同时形成。
[0088]根据这样的结构，能够在漂移区内设置两个寿命控制层。并能够进一步降低IGBT的断开损失。
[0089]本说明书所公开的一个示例的半导体装置的制造方法还可以具有如下的工序，即，在与第一寿命控制层相比靠背面侧的漂移区的一部分中，形成具有原本的漂移区的η型杂质浓度的10倍以上的η型杂质浓度的缓冲区。
[0090]如果以此方式而将第一寿命控制层配置在与缓冲区相比靠表面侧，则能够更有效地降低IGBT的断开损失。
[0091]本说明书公开的一个示例的半导体装置的制造方法还可以具有如下的工序，SP，在半导体基板的与第一寿命控制层相比靠表面侧的区域中形成P型的阳极区，并且以使阳极区在半导体基板的表面上露出、使漂移区与阳极区相接、且使漂移区在阳极区的背面侧的位置上于半导体基板的背面上露出的方式来形成阳极区。
[0092]本说明书所公开的一例的半导体装置的制造方法还可以具有如下的工序，S卩，在半导体基板的与第一寿命控制层相比靠表面侧的区域中形成P型的阳极区。阳极区优选为以使其在半导体基板的表面上露出、使漂移区与阳极区相接、且使漂移区在阳极区的背面侧的位置上于所述背面上露出的方式来形成。
[0093]根据该结构，能够降低二极管的反向恢复动作时的损失。
[0094]虽然在以上对实施方式进行了详细说明，但这些方式只不过是例示，其并非是对权利要求书进行限定的方式。在权利要求书所记载的技术中，包括对上文所例示的具体示例进行了各种改变、变更的内容。
[0095]本说明书或附图中所说明的技术要素为单独或通过各种组合来发挥技术上的有用性的要素，并且其不限定于申请时权利要求中所记载的组合。此外，本说明书或附图中所例示的技术为同时实现多个目的的技术，而实现其中一个目的本身也为具有技术上的有用性。
[0096]符号说明
[0097]10:半导体装置；
[0098]12:半导体基板；
[0099]12a:表面；
[0100]12b:背面；
[0101]16:1GBT区域；
[0102]18: 二极管区域；
[0103]20:发射区；
[0104]22:体区；
[0105]22a:体接触区；
[0106]22b:低浓度体区；
[0107]26:漂移区；
[0108]28:低浓度漂移区；
[0109]30:缓冲区；
[0110]32:集电区；
[0111]34:阳极区;
[0112]34a:阳极接触区；
[0113]34b:低浓度阳极区；
[0114]36:阴极区；
[0115]40:沟槽；
[0116]42:栅绝缘膜；
[0117]44:栅电极；
[0118]46:层间绝缘膜；
[0119]52:绝缘膜；
[0120]54:控制电极；
[0121]56:层间绝缘膜；
[0122]60:上部电极；
[0123]62:下部电极；
[0124]70:第一寿命控制层；
[0125]72:第二寿命控制层；
[0126]80:半导体层；
[0127]82:半导体层；
[0128]83:半导体层；
[0129]84:半导体层。
【主权项】
1.一种半导体装置，其中， 所述半导体装置具有半导体基板，所述半导体基板具备绝缘栅双极性晶体管区域， 所述绝缘栅双极性晶体管区域具有: 发射区，其为η型，并在所述半导体基板的表面上露出； 体区，其为P型，并与所述发射区相接； 漂移区，其为η型，并被配置在所述体区的背面侧，且通过所述体区而与所述发射区分离； 集电区，其为P型，并被配置在所述漂移区的背面侧，且通过所述漂移区而与所述体区分离，并且在所述半导体基板的背面上露出， 在所述半导体装置中配置有栅电极，所述栅电极以隔着栅绝缘膜而与将所述发射区和所述漂移区分离的范围内的所述体区对置的方式配置， 在所述漂移区内、且与所述半导体基板的厚度方向的中间部相比靠背面侧的范围内，形成有沿着所述半导体基板的平面方向而以层状分布的第一寿命控制层， 所述第一寿命控制层内的结晶缺陷密度与相对于所述第一寿命控制层而在背面侧邻接的区域内的结晶缺陷密度、以及相对于所述第一寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任意一方相比而较高， 所述第一寿命控制层和所述背面之间的区域内的结晶缺陷密度与所述第一寿命控制层和所述表面之间的区域内的结晶缺陷密度相比而较低。2.如权利要求1所述的半导体装置，其中， 在与所述第一寿命控制层相比靠表面侧的所述漂移区内，形成有沿着所述半导体基板的平面方向而以层状分布的第二寿命控制层， 所述第二寿命控制层内的结晶缺陷密度与相对于所述第二寿命控制层而在背面侧邻接的区域内的结晶缺陷密度、以及相对于所述第二寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任意一方相比而较高。3.如权利要求1或2所述的半导体装置，其中， 所述漂移区具有: 低浓度漂移区； 缓冲区，其被形成在所述低浓度漂移区与所述集电区之间，并具有所述低浓度漂移区的η型杂质浓度的10倍以上的η型杂质浓度， 所述第一寿命控制层被形成在所述低浓度漂移区内。4.如权利要求1至3中的任一项所述的半导体装置，其中， 所述半导体基板具备二极管区域， 所述二极管区域具有在所述表面上露出的P型的阳极区， 所述漂移区在所述二极管区域内与所述阳极区相接并且在所述背面上露出， 所述第一寿命控制层以从所述绝缘栅双极性晶体管区域跨至所述二极管区域的方式而分布。5.一种制造方法，其为制造半导体装置的方法，并具有: 通过对于具有η型的漂移区的半导体基板而从表面侧注入带电粒子，从而在所述漂移区内形成结晶缺陷密度上升了的第一寿命控制层的工序； 在与所述第一寿命控制层相比靠表面侧形成发射区、体区及栅电极的工序； 在与所述第一寿命控制层相比靠背面侧形成集电区的工序， 所述发射区为η型，且在所述半导体基板的表面上露出， 所述体区为P型，且与所述发射区相接并使所述漂移区与所述发射区分离， 所述栅电极隔着栅绝缘膜而与将所述发射区和所述漂移区分离的范围内的所述体区对置， 所述集电区为P型，且被配置在所述漂移区的背面侧，并通过所述漂移区而与所述体区分离，并且在所述半导体基板的背面上露出， 所述第一寿命控制层位于与所述半导体基板的厚度方向的中间部相比靠背面侧的范围内。6.如权利要求5所述的制造方法，其中， 所述制造方法还具有如下的工序，即，在所述第一寿命控制层的形成之后，以在与所述第一寿命控制层相比靠背面侧残留有半导体层的方式而对所述半导体基板的背面进行研磨，从而使所述半导体基板薄板化， 在形成所述集电区的工序中，将所述集电区形成在与所述第一寿命控制层相比靠背面侧的所述半导体层中。7.如权利要求5或6所述的制造方法，其中， 还具有如下的工序，g卩，通过对于所述半导体基板而从表面侧注入带电粒子，从而在与所述第一寿命控制层相比靠表面侧的所述漂移区内形成结晶缺陷密度上升了的第二寿命控制层。8.如权利要求5至7中的任一项所述的制造方法，其中， 还具有如下的工序，即，在与所述第一寿命控制层相比靠背面侧的所述漂移区的一部分中，形成具有原本的所述漂移区的η型杂质浓度的10倍以上的η型杂质浓度的缓冲区。9.如权利要求5至8中的任一项所述的制造方法，其中， 还具有如下的工序，即，在所述半导体基板的与所述第一寿命控制层相比靠表面侧的区域中形成P型的阳极区，并且以使所述阳极区在所述表面上露出、使所述漂移区与所述阳极区相接、且使所述漂移区在所述阳极区的背面侧的位置上于所述背面上露出的方式来形成所述阳极区。
【文档编号】H01L29/32GK105932048SQ201610109040
【公开日】2016年9月7日
【申请日】2016年2月26日
【发明人】龟山悟, 岩崎真也
【申请人】丰田自动车株式会社