半导体器件和用于形成半导体器件的方法
【专利摘要】本发明涉及半导体器件和用于形成半导体器件的方法。该方法包括：在半导体衬底中形成场效应晶体管结构的源极区域。该方法还包括：形成氧化物层。该方法还包括：在形成氧化物层之后，将原子类型群组中至少一种原子类型的原子并入到场效应晶体管结构的源极区域的至少一部分中。该原子类型群组包括硫族元素原子、硅原子和氩原子。
【专利说明】
半导体器件和用于形成半导体器件的方法
技术领域
[0001]实施例涉及晶体管结构的概念，并且具体来说，涉及半导体器件和用于形成半导体器件的方法。
【背景技术】
[0002]期望改进半导体器件的闩锁、过电流和宇宙辐射稳健性，因为半导体器件(诸如场效应晶体管，例如绝缘栅双极型晶体管(IGBT))可能遭受与闩锁、过电流和宇宙辐射有关的挑战。
【发明内容】
[0003]—些实施例涉及一种用于形成半导体器件的方法。所述方法包括:在半导体衬底中形成场效应晶体管结构的源极区域。所述方法还包括:形成氧化物层。所述方法还包括:在形成所述氧化物层之后，将原子类型群组中的至少一种原子类型的原子并入到所述场效应晶体管结构的所述源极区域的至少一部分中。所述原子类型群组包括硫族元素原子、硅原子和氩原子。
[0004]—些实施例涉及一种半导体器件。所述半导体器件包括:场效应晶体管结构的本体区域，其形成在所述场效应晶体管结构的漂移区域和所述场效应晶体管结构的源极区域之间。所述半导体衬底在所述本体区域和所述漂移区域之间的p-n结处以小于I X 113Cnf3的原子浓度包含硫族元素原子。所述源极区域的至少部分以大于I X 113Cnf3的原子浓度包含所述硫族元素原子。
[0005]—些实施例涉及一种另外的半导体器件。所述半导体器件包括:形成在半导体衬底中的场效应晶体管结构的本体区域以及相邻于所述本体区域形成的源极区域。所述源极区域的至少部分以大于I X 113CnT3的原子浓度包含硫族元素原子。所述半导体器件还包括:接触沟槽，其延伸到所述半导体衬底中。所述半导体器件还包括:电极结构，其形成在所述接触沟槽中。所述电极结构在所述接触沟槽的底部处与所述本体区域相接触并且在所述接触沟槽的侧壁处与所述源极区域相接触。
【附图说明】
[0006]下文中将仅通过举例的方式并且参考附图来描述装置和/或方法的一些实施例，其中
[0007]图1A示出了根据各个实施例的用于形成半导体器件的方法的流程图；
[0008]图1B示出了根据各个实施例的用于形成半导体器件的方法的至少部分的示意性图示；
[0009]图2示出了根据各个实施例的半导体器件的示意性图示；
[0010]图3示出了根据各个实施例的具有接触沟槽的半导体器件的示意性图示；
[0011 ]图4示出了注入电子电流相对于源极区域掺杂浓度的图。
【具体实施方式】
[0012]现将参考示出一些示例性实施例的附图来更全面地描述各种示例性实施例。在这些图中，为清楚起见，可能夸大线、层和/或区域的厚度。
[0013]因此，虽然示例性实施例能够具有各种修改和替代形式，但在这些图中通过举例的方式示出其实施例并且将在本文中加以详细描述。然而，应当理解，并不意欲将示例性实施例限于所公开的特定形式，而是恰恰相反，示例性实施例意欲涵盖落入本公开内容的范围内的所有修改、等效物和替代物。相同的附图标记贯穿对这些图的描述指代相同或相似的元件。
[0014]应当理解，当一个元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件或者可以存在中间元件。相比之下，当一个元件被称为“直接连接”或“直接耦合”到另一元件时，不存在有中间元件。用于描述元件之间的关系的其它词语应以相同方式解释(例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”等)O
[0015]本文所使用的术语仅是出于描述特定实施例的目的并且不意欲成为对示例性实施例的限制。如本文所使用的，单数形式“一”、“一个”和“所述”意欲也包括复数形式，除非上下文另外明确指示。将进一步理解，当在本文中使用时，术语“包括”、“包括了”、“包含”和/或“包含了”指定存在所陈述的特征、整数、步骤、操作、元件和/或部件，但并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其群组。
[0016]除非另外定义，否则本文所使用的所有术语(包括技术和科学术语)都具有与示例性实施例所属领域的普通技术人员通常理解的意义相同的意义。将进一步理解，术语(例如，在常用字典中定义的那些术语)应当被解释为具有与其在相关技术的上下文中的意义相一致的意义。然而，如果本公开内容给予术语偏离所属领域的普通技术人员通常理解的意义的特定意义，则将在其中给出此定义的特定上下文中考虑此意义。
[0017]图1A示出了根据一实施例的用于形成半导体器件的方法100的流程图。
[0018]方法100包括:在半导体衬底中形成110场效应晶体管结构的源极区域。
[0019]方法100还包括:形成120氧化物层。
[0020]方法100还包括:在形成氧化物层之后，将原子类型群组中至少一种原子类型的原子并入130到场效应晶体管结构的源极区域的至少一部分中。该原子类型群组包含硫族元素原子、娃原子和氩原子。
[0021]由于在形成氧化物层之后将(来自原子类型群组中的至少一种原子类型的)原子并入到源极区域中，因此可以改进场效应晶体管结构的闩锁稳健性和阻断能力。例如，形成氧化物层之后对原子的并入使得这些原子可避免与氧化物层的形成相关联的高温(大于900°C)过程，并且因此，深入散布到所述半导体衬底中(例如散布到漂移区中)的原子的数目可以减少。
[0022]FET结构的源极区域可以例如通过在形成氧化物层之前将第一掺杂剂类型的掺杂剂原子并入到半导体衬底的区域中而形成110。可以例如通过植入(例如，原子从半导体衬底的(前部主)表面的至少部分的离子植入和/或扩散)来并入第一掺杂剂类型的掺杂剂原子。
[0023]掺杂剂原子可以例如是施主原子(当被并入半导体衬底中时，形成η型区域)或受主原子(当被并入半导体衬底中时，导致P型区域)。例如，在本文所述的例子中，第一掺杂剂类型的掺杂剂原子可以是指施主原子，并且第二掺杂剂类型的掺杂剂原子可以是指受主原子。
[0024]第一掺杂剂类型的掺杂剂原子(施主)可以被例如并入到源极区域中，以使得在半导体衬底中形成第一导电类型(例如η型)的源极区域。第一掺杂剂类型的掺杂剂原子可以例如包括来自周期表的V族的元素(或原子)，例如磷(P)和/或砷(As)。
[0025]氧化物层(例如中间氧化物层)可以例如是硅酸盐玻璃(SG)、磷硅酸盐玻璃(PSG)层、硼硅酸盐玻璃(BSG)层或磷硼硅酸盐玻璃(PBSG)层或者此类层的堆叠。
[0026]氧化物层可以例如形成在源极区域的表面上，例如形成在源极区域的至少部分上。此外，氧化物层可以例如形成在FET结构的其它部分上方或下方，例如在形成于半导体衬底的前部主表面处的栅极电极结构和/或其它金属化层上方。
[0027]方法100可以例如还包括:在并入至少一种原子类型的原子之前，在大于900°C的温度下回火氧化物层。以此方式，可以使由于氧化物层下方的结构的拓扑结构所导致的氧化物层的边缘或不均匀拓扑结构平滑。
[0028]在形成氧化物层之后，至少一种原子类型的原子可以通过将原子植入到源极区域中来被并入到源极区域中。可选地，可以相对于半导体衬底的主表面以一定倾斜植入角度(例如在1°和70°之间或在2°和50°之间或在5°和30°之间)来植入原子。例如，可以通过使用斜向植入来将至少一种原子类型的原子植入到接触沟槽的侧壁中。
[0029]可以将50%以上(例如75%以上或例如90%以上)的所并入的(至少一种原子类型的)原子并入到源极区域的表面区域中。例如，表面区域可以具有小于150nm(例如在I Onm至120nm之间，例如10nm)的厚度。换句话说，表面区域可以从原子的进入表面延伸到源极区域中小于150nm，例如在1nm至120nm之间，例如10nm。
[0030]原子类型群组中的原子类型包括硫族元素原子，例如硫(S)、砸(Se)和碲(Te)。原子类型群组中的其它原子类型包括硅(Si)原子和氩(Ar)原子。原子类型群组中的原子类型是如下原子:其在被并入到(硅)半导体衬底中时展现主要电不活跃的行为，例如通过在硅晶格中形成主要电不活跃的群集或缺陷。在此上下文中，主要电不活跃意指，这些原子作为施主不太有效、但借助半导体的带隙中的深能级而作为缺陷有效，以便其可以避免因肖特基效应而导致的显著接触阻抗。
[0031]例如，半导体衬底可以是基于硅的半导体衬底。在其它例子中，半导体衬底可以例如是基于碳化硅的半导体衬底或基于砷化镓的半导体衬底或基于氮化镓的半导体衬底。
[0032]半导体衬底可以包括半导体衬底前侧和半导体衬底背侧。与半导体衬底的基本垂直边缘相比，半导体衬底的主表面或前侧可以是横向延伸的基本水平表面。
[0033]衬底的主表面可以是大致均匀平面(例如忽略因制造工艺和沟槽导致的半导体结构的不均匀性)。例如，衬底的主表面的横向尺寸可以比主表面上的结构的最大高度大超过100倍(或超过1000倍或超过10000倍)。
[0034]FET结构可以例如是金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT)。例如，半导体器件可以是具有处于600V和8000V之间(例如大于700V、大于1000V或大于1500V)的阻断电压的功率半导体器件。在一些例子中，半导体器件可以例如具有大于10A、大于500A或大于1000A的接通状态电流承载能力。在其它例子中，半导体器件可以例如是具有在500V至900V之间的阻断电压的功率器件(例如CoolMOS?器件)。
[0035]备选地为或可选地，方法100可以包括:在并入至少一种原子类型的原子之前，将接触沟槽蚀刻到半导体衬底中。例如，半导体衬底的蚀刻可以包括:蚀刻(例如去除)形成于半导体衬底中的源极区域的一部分。半导体衬底的蚀刻还可以例如包括:蚀刻形成于半导体衬底中的本体区域的一部分。在蚀刻之后，源极区域的至少部分和本体区域的至少部分剩余在半导体衬底中。
[0036]例如，半导体衬底的源极区域的部分的蚀刻(或去除)可以使剩余源极区域和本体区域的至少部分暴露。在将原子并入到源极区域中期间，所暴露的源极区域可以例如是原子的进入表面。
[0037]接触沟槽的蚀刻可以导致源极区域的一部分被蚀刻，并且半导体衬底中源极区域的剩余部分限定接触沟槽的侧壁的至少部分。例如，接触沟槽可以在接触沟槽的侧面处包括源极区域的至少一个侧壁。源极区域和/或本体区域的蚀刻可以暴露接触沟槽的底部处的本体区域。半导体衬底的蚀刻可以导致源极区域的表面形成接触沟槽的侧壁的至少一部分并且半导体衬底的本体区域的表面形成所蚀刻的接触沟槽的底部的至少一部分。
[0038]另外地或可选地，方法100还可以包括:在蚀刻半导体衬底以形成接触沟槽之前，蚀刻氧化物层的至少部分。可以执行氧化物层的蚀刻，接着进行源极区域的蚀刻以形成接触沟槽。
[0039]例如，方法100还可以包括(例如在并入至少一种原子类型的原子之前)在半导体衬底中形成FET结构的本体区域。例如，可以例如在形成FET结构的源极区域之前形成本体区域。FET结构的本体区域可以通过在形成氧化物层之前将第二掺杂剂类型的掺杂剂原子并入到半导体衬底的区域中而形成。可以通过原子从半导体衬底的(前部主)表面的至少部分的植入(例如离子植入)和/或扩散来并入第二掺杂剂类型的掺杂剂原子。本体区域的浓度可以处于5 X 1016cm-3和I X 118Cnf3之间(例如约2 X 11W3)。
[0040]第二掺杂剂类型的掺杂剂原子(受主)可以被并入到本体区域中，以使得第二导电类型(例如P型)的本体区域形成在半导体衬底中。第二掺杂剂类型的掺杂剂原子可以例如包括来自周期表的III族的元素(或原子)，例如硼(B)和/或铝(Al)。另外地、可选地或备选地，而且，第二掺杂剂类型的其它掺杂剂原子可以用于半导体衬底例如作为氮化镓(GaN)。
[0041]形成于半导体衬底中的源极区域可以相邻于本体区域而形成。例如，源极区域(在蚀刻之前并在并入至少一种原子类型的原子之前)可以在半导体衬底中位于本体区域上方(例如比本体区域更靠近于半导体衬底的前部主表面)。
[0042]另外地、备选地或可选地，方法100还可以包括:从接触沟槽的底部去除包括至少一种原子类型的(不想要的)原子的本体区域的一部分。例如，此步骤可以通过在并入至少一种原子类型的原子之后蚀刻接触沟槽的底部处的本体区域的至少部分来执行。另外地、备选地或可选地，可以在并入至少一种原子类型的原子之后，将第二掺杂剂类型的其它掺杂剂原子并入到接触沟槽的底部处的本体区域中。借助合适的前部设计，方法100还可以省略本体掺杂中的额外局部增加，这可以例如导致闩锁的减少。
[0043]另外地、备选地或可选地，方法100还可以包括:形成FET结构的其它部分，例如位于半导体衬底中的漂移区域、浮动区域、场截止区域和/或发射极区域以及位于半导体衬底处的绝缘结构、栅极电极、源极电极和漏极电极。这些过程中的一些过程(例如形成浮动区域、绝缘结构和栅极电极层)可以在并入至少一种原子类型的原子之前执行。这些过程中的一些过程(例如形成漂移区域、场截止区域、发射极区域和漏极电极)可以在并入至少一种原子类型的原子之前或之后执行。浮动区域可以例如在形成源极区域之前形成。
[0044]例如，并入至少一种原子类型的原子之后的所有过程都在低于800°C或低于700°C的温度下执行，这可以减少或防止将所并入的至少一种类型的原子散布到半导体器件的其它区域中。
[0045]备选地或可选地，形成FET结构的漂移区域可以包括:形成第一导电类型(例如η—)的轻掺杂区域，或者半导体衬底可以具有适于漂移区域的掺杂浓度。漂移区域可以环绕或相邻于本体区域的至少部分。例如，本体区域可以位于漂移区域上方。漂移区域可以例如位于半导体衬底的本体区域和背部主表面之间。例如，漂移区域可以位于FET结构的本体区域和漏极电极之间。
[0046]备选地或可选地，形成发射极区域可以例如包括:在形成于半导体衬底的背侧处的漂移区域和漏极电极之间形成发射极区域。发射极区域可以包括形成于半导体衬底的背侧表面处的第二导电类型(例如P+)的掺杂区域。
[0047]备选地或可选地，方法100可以包括:在半导体衬底的背表面处的发射极区域上或相邻于半导体衬底的背表面处的发射极区域形成漏极电极(或背侧金属化层)。
[0048]此外，方法100还可以包括:在半导体衬底的前表面处形成电极结构(例如源极电极)。例如，源极电极结构可以相邻于源极区域和本体区域形成并且与源极区域和本体区域相接触。可选地，源极电极结构可以例如形成在氧化物层的至少部分上方或形成在氧化物层和半导体衬底之间。
[0049]方法100还可以包括:在半导体衬底中形成栅极沟槽。栅极沟槽可以例如相邻于半导体衬底中的源极区域和本体区域形成。例如，栅极沟槽可以从半导体衬底的前部主表面延伸到半导体衬底中，以使得栅极沟槽相邻于漂移区域和浮动区域。
[0050]方法100还可以包括或方法100还包括:在栅极沟槽的表面上形成栅极绝缘层。栅极绝缘层可以包含电绝缘材料，例如二氧化硅或氮化硅。
[0051]方法100还可以包括:在(例如覆盖)栅极绝缘层上形成栅极电极结构。例如，栅极电极结构的至少部分可以形成在栅极沟槽中，以使栅极绝缘层位于栅极电极和半导体衬底之间。
[0052]方法100还可以包括:(例如在并入至少一种原子类型的原子之前)在半导体衬底中形成浮动区域。浮动区域可以包括第二导电类型(例如P型)的掺杂区域。浮动区域可以与本体区域相对而相邻于栅极沟槽形成。浮动区域的至少部分可以形成在半导体衬底的前部主表面处。浮动区域可以从主前表面延伸到与本体区域和/或相邻的栅极沟槽相比更深的深度。
[0053]方法100还可以包括:在半导体衬底上或至少部分地在半导体衬底中形成绝缘结构。例如，绝缘结构可以相邻于半导体衬底的浮动区域和/或至少部分地在半导体衬底的浮动区域中形成。在非限制性例子中，绝缘结构可以通过硅的局部氧化(LOCOS)工艺或通过硅衬底的热氧化来形成。
[0054]栅极电极结构的另外一部分还可以形成于半导体衬底的至少部分上，例如直接形成于绝缘结构上。
[0055]除(主要电活跃的掺杂剂原子(例如P、As)的)源极扩散以外，方法可以通过至少一种原子类型的原子的并入(例如主要电不活跃的原子的并入，例如砸并入)来改进功率半导体的闩锁稳健性。由于在形成氧化物层之后至少一种原子类型的原子的并入，因此可以防止或减少由于在高回流温度下(例如在至少900°C的温度下)硅中的相对高扩散常数所导致的原子(例如砸原子)深入到漂移区中的散布。相反，原子(例如砸原子)可以偏析并保留在源极区域的表面区域中。在重要温度工艺(例如中间氧化物层在至少900°C的温度下的回流)借助IGBT功率MOS工艺并入至少一种原子类型的原子(例如半导体表面中的额外砸植入)可以导致原子到漂移区中的不期望深扩散或散布，并且可能负面影响部件的阻断能力，因为最大场强可针对给定阻断电压而显著增加。可以例如通过所描述的概念来回避这些挑占戈。
[0056]此外，在植入之后的后续高工艺温度工艺可以在低于800°C的温度下执行。例如，与填塞型阻挡层有关的温度工艺或快速热退火工艺(例如在740°C下达30s)可以由于砸原子的偏析效应而导致无原子(从10nm表面区域)的显著重新分布。因此，可以甚至例如在低源极掺杂时经历低的接触阻抗。砸掺杂的发射极效率可以例如由于偏析效应结合低溶解度和低能级而保持非常低。
[0057]例如，至少一种原子类型的原子是砸原子。备选地或另外地，原子可以是其它硫族元素原子。备选地或另外地，硫原子可以引入接触孔中。另外地或备选地，接触孔侧壁可以植入有有效施主或电不活跃的原子(例如S1、Ar)。然而，其可能未必具有砸原子的偏析行为，因此在此情况下，例如，对于退火工艺来说仅可以允许相对低的温度和/或时间预算。
[0058]源极电极和/或栅极电极可以利用导电材料来形成，例如铝(Al)、钛(Ti)、钛-钨(TiW)、氮化钛(TiN)、氮化钽(TaN)或钨(W)可以用作前侧金属化。例如，Al、Ti和/或TiW可以例如用作第一阻挡层。例如，除了与沉积的功率金属化层(例如铜(Cu)、镍(Ni)、铬(Cr)和/或硅化物(例如镍硅化物(Ni Si)和/或铂硅化物(PtSi)))的组合以外或替代与沉积的功率金属化层(例如铜(Cu)、镍(Ni)、铬(Cr)和/或硅化物(例如镍硅化物(NiSi)和/或铂硅化物(PtSi)))的组合，可以使用这些材料的组合。
[0059]图1B示出了根据一实施例的用于形成半导体器件的方法的至少部分的示意性图/Jn 150cl ο
[0060]图1B示出了场效应晶体管结构的源极区域105，其形成在半导体衬底中。图1B还示出了半导体器件还可以在半导体衬底中包括浮动区域108(例如P浮动区域)，例如第二导电类型(例如P型)的掺杂区域。
[0061]图1B还示出了形成在半导体衬底上或至少部分地形成在半导体衬底中的绝缘结构(例如LOCOS区域)109和形成在延伸到半导体衬底中的栅极沟槽123的表面上的栅极绝缘层122。栅极电极结构124可以形成在绝缘结构109和栅极绝缘层122上，并且栅极电极结构124的至少部分可以形成在栅极沟槽123中。栅极沟槽可以相邻于浮动区域108、源极区域105、本体区域101 (例如P本体区域)和漂移区域104形成。
[0062]图1B还示出了氧化物层107(例如中间氧化物层)，其形成在栅极电极结构124上和源极区域105上。
[0063]图1B示出了在形成氧化物层107之后，在FET结构(例如IGBT单元)的接触沟槽111的侧壁中的引入或并入130第一原子类型的原子(例如Se原子)。
[0064]通过(在形成氧化物层之后)在接触沟槽的侧壁中引入至少一种原子类型的原子(例如Se原子)，植入之后的温度应力或负荷可以显著减小。因此，可以避免或减少第一原子类型的原子(例如Se原子)到功率半导体元件的漂移区中的不想要的内扩散。可以相对于半导体衬底的(水平)主表面以在1°和70°之间(例如在2°和50°之间，例如约45°)的倾斜植入角度(由箭头所示)来并入第一原子类型的原子。
[0065]至少一种原子类型的原子(例如Se原子)的植入剂量可以在5X 113个原子/cm2之上，例如在5 X 113和4 X 115个原子/cm2之间的范围内，或更好例如在I X 114和8 X 114个原子/cm2之间。所施加的植入能量可以处于5keV和10keV之间，例如在1keV和70keV之间。
[0066]源极区域105还可以以小于I X 1018cm—3(例如在5 X 1017cm—3和I X 1019cm—3之间)的掺杂浓度包含第一掺杂剂类型的电活跃的原子(例如P、As)。源极区域中至少一种原子类型的原子的掺杂浓度与源极区域中第一掺杂剂类型的电活跃的原子的掺杂浓度之比(例如)处于1:10和1:2之间(例如在10%和50%之间)。
[0067]本体区域101可以以IX 117CnT3的掺杂浓度包含第二掺杂剂类型的掺杂剂原子(例如 B、A1)。
[0068]源极区域105可以包括不大于本体区域101的有效掺杂浓度(例如平均有效掺杂浓度)三倍的有效掺杂浓度(例如在表面区域处或在源极区域上平均)。例如，源极区域的电活跃的有效掺杂浓度INd-NaI可以低于相邻本体区域的掺杂浓度、近似等于相邻本体区域的掺杂浓度或优选地不比相邻本体区域的掺杂浓度高超过3倍的因数，例如比其高小于80%，或例如比其高小于30%。例如，有效掺杂浓度可以例如处于I X 116和2 X 118Cnf3之间或处于5X 116和5 X 117Cnf3之间。
[0069]砸原子在接触孔的侧壁中的引入可以例如通过有角度(倾斜)植入或通过等离子沉积来执行。植入沟槽底部中的砸原子可以通过各向异性蚀刻或者借助高剂量受主植入和/或借助一个或多个适当植入能量进行的受主植入过掺杂来去除。通过横向成角度和/或横向欠扩散，(本体区域的)额外受主植入可以进一步弱化砸掺杂区域的发射极效率。植入的激活可以通过相对低的温度(例如在600 °C以下)或通过快速热退火来实现，以避免所植入的砸原子的实质重新分布。
[0070]用于源极区域的原子(例如P和/或As)的电活跃的有效(例如总体净)掺杂浓度(例如平均或最大掺杂浓度)I Nd-Na I可以处于相邻本体区域的掺杂浓度(例如平均或最大掺杂浓度)的区域中(例如约I X 117Cnf3)。例如，Nd可以表示施主原子的浓度，并且Na可以表示受主原子的浓度。例如，源极区域的电活跃的有效掺杂浓度可以低于(例如约8X 116Cnf3)相邻本体区域的掺杂浓度、近似等于相邻本体区域的掺杂浓度或优选地不比相邻本体区域的掺杂浓度高超过3倍的因数，例如比其高小于80%，或例如比其高小于30%。一方面，源极区域的发射极效率可以相对低；并且另一方面，处于导通状态的源极区域可以具有显著低于漂移区域中的电压降的电压降。此外，电流丝化的趋势可以通过源极区域中增加的电压降而减少，因为该额外电压降可以抵消电流丝化。
[0071]半导体表面的前侧上的缺陷可以导致不良局部接触，这可以导致VCEsat的可忽略增加。然而，P+-导电性增强植入期间的关键缺陷(此可能导致闩锁行为的显著降级)例如由于源极区下方的局部重掺杂P-掺杂区域缺失或具有较低掺杂而不再必然起作用。这可以归因于η—源极区域的较低发射极效率。P+-导电性增强植入(P-本体掺杂增加植入)可以是到本体区域中的额外植入以增加本体区域的一部分内的本体掺杂。具有增加的掺杂的本体区域的该部分可以位于源极区域下方并且距栅极沟槽的距离大于200nm(例如以避免晶体管的阈值的改变)。如果可以避免P+-导电性增强植入，则制造成本可以降低。
[0072]P+-导向性增强植入的退火所导致的温度负荷或应力可以由于较低发射极效率而减小，或者可以完全避免P+-导电性增强植入。例如，如果导电性增强植入因较低源极植入剂量而不必要，则温度应力可以部分或甚至完全被消除。这可以为逆导型IGBT带来正面的副作用。例如，反向二极管中的空穴注入可以显著减少。
[0073]结合上文或下文所述的实施例论述更多细节和方面。图2中所示的实施例可以包括与结合所提出的概念论述的一个或多个方面或者上文(例如图1A)或下文(例如图2至图4)所描述的一个或多个实施例相对应的一个或多个可选的另外特征。
[0074]图2示出了根据一实施例的半导体器件200的示意性图示。
[0075]半导体器件200包括:场效应晶体管结构的本体区域201，其形成在场效应晶体管结构的漂移区域204和场效应晶体管结构的源极区域205之间。半导体衬底在本体区域201和漂移区域204之间的p-n结处以小于I X 113Cnf3的原子浓度包含硫族元素原子。源极区域205的至少部分以大于I X 113Cnf3或大于I X 114Cnf3或大于I X 1015cm—3或大于I X 116Cnf3或大于I X 117Cnf3或大于I X 1018cm—3的原子浓度包含硫族元素原子。
[0076]由于半导体衬底在p-n结206处以小于IX 1013cm—3的原子浓度具有硫族元素原子，因此可以改进半导体器件中的阻断能力和抵抗闩锁的稳健性，这是因为非常低数目的硫族元素原子例如存在于漂移区域中并存在于本体区域和漂移区域之间的区域(例如P-n结)中。因为这些区域中存在的硫族元素原子的数目保持低、最大场强保持低，从而例如减少半导体器件中的雪崩效应。由于源极区域的至少部分以大于I X 113Cnf3的原子浓度具有硫族元素原子，因此即使源极掺杂减少，也不经历接触阻抗(例如在源极电极和源极区域之间)的增强。例如，欧姆接触可以形成在源极电极和源极区域之间。此外，发射极效率可以例如保持非常低并且抵抗闩锁的稳健性可以被改进。
[0077]半导体器件200可以类似于根据关于图1A和图1B所述的方法来形成的半导体器件。例如，半导体器件200可以包括已关于图1A的半导体器件所述的特征中的一者或多者或者全部。
[0078]在一些例子中，在源极区域205的表面区域处硫族元素原子(例如Se原子)的原子浓度可以大于I X 113Cnf3或大于I X 114Cnf3或大于I X 1015cm—3或大于I X 1016cm—3或大于IX 117Cnf3或大于I X 1018cm—3。从源极区域205的表面，表面区域可以例如具有小于150nm(例如10nm)的厚度。
[0079]源极区域205还可以以小于I X 1018cm—3(例如在5 X 1017cm—3和I X 1019cm—3之间)的掺杂浓度(例如平均或最大掺杂浓度)包含第一掺杂剂类型的电活跃的原子(例如P、As)。源极区域中的硫族元素原子的掺杂浓度与源极区域中的第一掺杂剂类型的电活跃的原子的掺杂浓度之比(例如)处于1:1O和1:2之间(例如在1 %和50 %之间)。
[0080]本体区域201可以以例如I X 117Cnf3或数倍于117Cnf3或大于I X 1018cm—3的掺杂浓度包含第二掺杂剂类型的掺杂剂原子(例如B、A1)。
[0081]源极区域205可以包括不大于本体区域201的有效掺杂浓度(例如平均掺杂浓度)三倍的有效掺杂浓度(例如在表面区域处或在源极区域上平均)。例如，源极区域的电活跃的有效掺杂浓度Ind-NaI可以低于相邻本体区域的有效掺杂浓度、近似等于相邻本体区域的有效掺杂浓度或优选地不比相邻本体区域的有效掺杂浓度高超过3倍的因数，例如比其高小于80%，或例如比其高小于30%。例如，有效掺杂浓度可以例如处于I X 117和5 X 118Cnf3之间。
[0082]半导体器件200还可以包括:与源极区域205和/或本体区域201形成欧姆接触的电极结构212 (例如源极电极)。
[0083]由于借助第一掺杂剂类型的掺杂剂原子(例如借助磷原子和/或砷原子)对源极区进行相对低掺杂，因此可以实现η型源极和P-本体结的较低发射极效率。此外，通过将第一原子类型的原子(例如Se)并入到源极区域中，例如即使源极区域用掺杂剂原子低掺杂，也可以在低掺杂源极区处实现欧姆接触。此外，将第一原子类型的原子(例如Se)并入到接触沟槽的侧壁中可以在半导体材料的能隙中导致多个额外级别，这转而可以导致非常低的接触阻抗。
[0084]结合上文或下文所述的实施例来论述更多细节和方面。图2中所示的实施例可以包括与结合所提出的概念论述的一个或多个方面或者上文(例如图1A和图1Β)或下文(例如图3至图4)所描述的一个或多个实施例相对应的一个或多个可选的另外特征。
[0085]图3示出了根据一实施例的半导体器件300的示意性图示。
[0086]半导体器件300包括:形成在半导体衬底中的场效应晶体管结构的本体区域301以及相邻于本体区域301形成的源极区域305。源极区域305的至少部分以大于I X 1013cm—3或大于I X 1014cm—3或大于I X 1015cm—3或大于I X 1016cm—3或大于I X 1017cm—3或大于I X 1018cm—3的原子浓度包含硫族元素原子。半导体器件300还包括:接触沟槽311，其延伸到半导体衬底中。半导体器件300还包括:电极结构312，其形成在接触沟槽311中。电极结构312在接触沟槽311的底部处与本体区域301相接触并且在接触沟槽311的侧壁处与源极区域305相接触。
[0087]由于接触沟槽在半导体衬底中延伸并且电极结构形成在接触沟槽中，因此可以改进半导体器件中的闩锁稳健性，这是因为可并入到源极区域的表面区域中的硫族元素原子并且源极区305的掺杂水平可以减少。此外，源极区域和本体区域两者可以由同一电极结构接触，从而例如实现更有效且更简单的半导体器件制作工艺。
[0088]源极区域305可以构造或限定接触沟槽311的侧壁的至少一部分。本体区域可以构造或限定接触沟槽311的底部的至少一部分。
[0089]半导体器件300可以类似于根据关于图1A和图1B所述的方法来形成的半导体器件并且类似于关于图2所述的半导体器件。例如，半导体器件300可以包括已关于图1和图2的半导体器件所述的特征中的一者或多者或者全部。
[0090]结合上文或下文所述的实施例来论述更多细节和方面。图3中所示的实施例可以包括与结合所提出的概念论述的一个或多个方面或者上文(例如图1或图2)或下文(例如图4)所描述的一个或多个实施例相对应的一个或多个可选的另外特征。
[0091]图4示出了注入电子电流(A)431对空穴电流(A)432的图410及其在相同本体掺杂浓度的情况下对不同源极掺杂浓度的依赖性(例如与原始源极掺杂水平的100 %433相比，减少到原始源极掺杂水平的50 % 434、减少到原始源极掺杂水平的10%435并减少到原始源极掺杂水平的5%436) ο当源极掺杂减少50%时，注入电子电流可以减小(例如从ImA减小到3 X 10—6A)，从而例如导致闩锁稳健性的改进。在较高空穴电流(例如约1000A)下体验较大效应。例如，与原始源极掺杂水平相比在源极掺杂减少50%时导致的注入电子电流的减小在较高空穴电流(例如约1000A)下比在10A至300A之间的空穴电流下大得多。
[0092]元件仿真可以显示在FET断开状态期间源极区域掺杂浓度的减小对通过源极区域的电子注入的影响。在不减少源极掺杂(100%)情况下的电子电流密度(e-电流)和在源极掺杂减少50%情况下的电子电流密度可以显示:电子电流密度在源极掺杂减少50%时显著减小。另外，发射极效率减小。因此，借助于通过至少一种原子类型的原子在源极区域中的并入而让较低源极掺杂成为可能，可以显著减少闩锁效应，从而例如导致低的接触阻抗。本体掺杂的掺杂浓度例如在两种情况(例如100%和50% )下相同。
[0093]结合上文或下文所述的实施例来论述更多细节和方面。图4中所示的实施例可以包括与结合所提出的概念论述的一个或多个方面或者上文(例如图1至图3)或下文(例如图4)所描述的一个或多个实施例相对应的一个或多个可选的另外特征。
[0094]结合一个或多个特定例子所论述的方面和特征(例如场效应晶体管结构、源极区域、源极区域的表面区域、半导体衬底、氧化物层、至少一种原子类型、原子类型群组、本体区域、漂移区域、场截止区域、浮动区域、发射极区域、氧化物层、绝缘结构、栅极电极结构、栅极沟槽、栅极绝缘层、源极电极、漏极电极、接触沟槽和电极结构)可以与其它例子中的一个或多个例子进行组合。
[0095]各个实施例涉及一种用于制造具有改进的闩锁稳健性和宇宙辐射稳健性的IGBT的方法。
[0096]各个实施例涉及改进IGBT中的闩锁稳健性、过电流切换能力和宙辐射稳健性。可以执行掺杂调节以调节晶体管结构的掺杂区域的特性。本文所述的各个实施例可以减少或防止掺杂剂在半导体衬底中的不受控散布，该不受控散布可以负面影响晶体管的阻断能力。
[0097]各个实施例涉及改进来自CoolMOS?元件的宇宙辐射。
[0098]各个实施例涉及砸原子在IGBT或功率MOSFET的接触孔的侧壁中的引入，同时涉及元件的源极掺杂的显著减少。
[0099]示例性实施例还可以提供一种具有程序代码的计算机程序，当计算机程序在计算机或处理器上被执行时，程序代码用于执行上述方法中的一种方法。本领域的技术人员将容易认识到，各种上述方法的动作可以由经编程的计算机来执行。在本文中，一些示例性实施例还意欲涵盖程序存储设备(例如，数字数据存储介质)，其是机器或计算机可读的程序存储设备并编码了机器可执行或计算机可执行程序指令，其中，这些指令执行上述方法的动作中的一些或全部动作。程序存储设备可以例如是数字存储器、磁性存储介质(例如磁盘和磁带)、硬盘驱动器、或可选地是光学可读数字数据存储介质。其它示例性实施例还意欲涵盖经编程以执行上述方法的动作的计算机或者经编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
[0100]说明书和附图仅图示说明本公开内容的原理。因此，将理解的是，本领域的技术人员将能够设计出虽然本文中未明确描述或显示、但体现本公开内容的原理并包含在其精神和范围内的各种布置。此外，本文所记载的所有例子主要明确地意欲仅出于教学目的，以用于帮助读者理解本公开内容的原理和由发明人所贡献来对本领域进行促进的概念，并且将被解释为不限于此类专门记载的例子和条件。此外，本文中的记载本公开内容的原理、方面和实施例以及其特定例子的所有表述都意欲涵盖其等效物。
[0101]表示为“用于……的单元”(执行某一功能)的功能块应被分别理解为包括被配置为执行某一功能的电路的功能块。因此，“用于某物的单元”也可以被理解为“被配置为或适于某物的单元”。因此，被配置为执行某一功能的单元并不暗示此单元一定一直执行所述功能(在给定时刻)。
[0102]可以通过使用专用硬件(例如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等以及能够联合适当软件执行软件的硬件)来提供图中所示的各种元素(包含标记为“单元”、“用于提供传感器信号的单元”、“用于生成传输信号的单元”等的任何功能块)的功能。此外，本文中描述为“单元”的任何实体可以对应于或实现为“一个或多个模块”、“一个或多个设备”、“一个或多个单元”等。当由处理器提供时，该功能可以由单个专用处理器、由单个共享处理器或由多个单独处理器来提供，这些处理器中的一些处理器可以被共享。此外，术语“处理器”或“控制器”的明确使用不应被解释为排他性地指代能够执行软件的硬件，并且可以隐含地包括(但不限于)数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(R0M)、随机存取存储器(RAM)和非易失性存储设备。还可以包括常规和/或定制的其它硬件。
[0103]本领域的技术人员应当理解，本文中的任何框图表示体现本公开内容的原理的说明性电路的概念图。类似地，将理解，任何流程图、流程图表、状态转换图、伪代码等等表示可以大致以计算机可读介质来表示并因此由计算机或处理器执行的各种过程，无论是否明确地示出了此类计算机或处理器。
[0104]此外，以上权利要求在此并入到【具体实施方式】中，其中每一权利要求可以自己作为单独实施例。虽然每一权利要求本身可以作为单独的实施例，但应注意一虽然从属权利要求在权利要求书中可以涉及与一个或多个其它权利要求的特定组合一其它实施例也可以包括从属权利要求与每一其它从属或独立权利要求的主题的组合。在本文中提出此类组合，除非指出，该特定组合不是预期的。此外，意欲还将一个权利要求的特征包括到任何其它独立权利要求中，即使并不直接该权利要求从属于该独立权利要求。
[0105]应进一步注意，在说明书中或在权利要求书中所公开的方法可以由具有用于执行这些方法的相应动作中的每一者的单元的设备来实现。
[0106]此外，应理解，说明书或权利要求书中所公开的多个动作或功能的公开内容可以不被解释为处于特定顺序内。因此，多个动作或功能的公开内容将不会将其限于特定顺序，除非此类动作或功能出于技术原因而不可互换。此外，在一些实施例中，单个动作可以包括或可以被分解成多个子动作。可以将此类子动作包括为该单个动作的公开内容的一部分，除非明确排除。
【主权项】
1.一种用于形成半导体器件的方法，所述方法包括: 在半导体衬底中形成场效应晶体管结构的源极区域； 形成氧化物层；以及 在形成所述氧化物层之后，将原子类型群组中的至少一种原子类型的原子并入到所述场效应晶体管结构的所述源极区域的至少一部分中，其中，所述原子类型群组包括硫族元素原子、硅原子和氩原子，其中，在并入所述至少一种原子类型的所述原子之前，去除所述源极区域的一部分。2.—种用于形成半导体器件的方法，所述方法包括: 在半导体衬底中形成场效应晶体管结构的源极区域； 形成氧化物层；以及 在形成所述氧化物层之后，将原子类型群组中的至少一种原子类型的原子并入到所述场效应晶体管结构的所述源极区域的至少一部分中，其中，所述原子类型群组包括硫族元素原子、硅原子和氩原子，其中，在并入所述至少一种原子类型的所述原子之前，去除所述源极区域的一部分， 其中，在并入所述至少一种原子类型的所述原子之后的所有过程是在低于800°C的温度下执行的。3.根据前述权利要求中的任一项所述的方法，其中，将50%以上的所并入的所述至少一种原子类型的原子并入到所述源极区域的表面区域中，其中，所述表面区域包括小于150nm的厚度。4.根据前述权利要求中的任一项所述的方法，其中，将所述至少一种原子类型的所述原子并入到所述源极区域的至少一部分中包括:相对于所述半导体衬底的主表面以倾斜植入角度来植入所述至少一种原子类型的所述原子。5.根据前述权利要求中的任一项所述的方法，其中，形成所述源极区域包括:在形成所述氧化物层之前，将第一掺杂剂类型的掺杂剂原子并入到所述半导体衬底的区域中。6.根据前述权利要求中的任一项所述的方法，包括:将接触沟槽蚀刻到所述半导体衬底中，其中，所述源极区域的表面形成所述接触沟槽的侧壁的至少一部分，并且所述半导体衬底的本体区域的表面形成所蚀刻的接触沟槽的底部的至少一部分。7.根据权利要求6所述的方法，包括:在并入所述至少一种原子类型的所述原子之后，蚀刻所述接触沟槽的所述底部处的所述本体区域的至少部分。8.根据权利要求6或7所述的方法，还包括:在并入所述至少一种原子类型的所述原子之后，将第二掺杂剂类型的掺杂剂原子并入到所述接触沟槽的所述底部处的所述本体区域中。9.根据前述权利要求中的任一项所述的方法，还包括:在并入所述至少一种原子类型的所述原子之前，在大于900°C的温度下回火所述氧化物层。10.根据前述权利要求中的任一项所述的方法，包括:在所述半导体衬底中相邻于所述源极区域和所述本体区域形成栅极沟槽。11.根据前述权利要求中的任一项所述的方法，包括:将所述氧化物层形成在栅极电极结构的至少部分上，所述栅极电极结构形成在所述半导体衬底的至少部分上。12.根据前述权利要求中的任一项所述的方法，其中，所述至少一种原子类型的所述原子是砸原子。13.根据前述权利要求中的任一项所述的方法，其中，所述至少一种原子类型的所述原子的植入剂量处于5 X 113和4 X 115个原子/cm2之间的范围内。14.一种半导体器件，包括: 场效应晶体管结构的本体区域，其形成在所述场效应晶体管结构的漂移区域和所述场效应晶体管结构的源极区域之间； 其中，所述半导体衬底在所述本体区域和所述漂移区域之间的p-n结处以小于I X113Cnf3的原子浓度包含硫族元素原子， 其中，所述源极区域的至少部分以大于I X 114Cnf3的原子浓度包含所述硫族元素原子。15.根据权利要求14所述的半导体器件，其中，所述源极区域在所述源极区域的表面区域处以大于I X 113CnT3的原子浓度包含所述硫族元素原子，其中，所述表面区域包括小于150nm的厚度。16.根据权利要求14或15所述的半导体器件，其中，所述本体区域以在IX 117Cnf3和5X118Cnf3之间的掺杂浓度包含第二掺杂剂类型的掺杂剂原子。17.根据权利要求14至16中的任一项所述的半导体器件，其中，所述源极区域以小于IX 119Cnf3的掺杂浓度包含第一掺杂剂类型的电活跃的掺杂剂原子。18.根据权利要求17所述的半导体器件，其中，所述源极区域中所述硫族元素原子的掺杂浓度与所述源极区域中所述第一掺杂剂类型的电活跃的原子的掺杂浓度之比处于1:10和1:2之间。19.根据权利要求14至18中的任一项所述的半导体器件，其中，所述源极区域包括不大于所述本体区域的有效掺杂浓度三倍的有效掺杂浓度。20.根据权利要求14至19中的任一项所述的半导体器件，还包括与所述源极区域形成欧姆接触的电极结构。21.—种半导体器件，包括: 形成在半导体衬底中的场效应晶体管结构的本体区域以及相邻于所述本体区域形成的源极区域，其中，所述源极区域的至少部分以大于I X 113CnT3的原子浓度包含硫族元素原子； 接触沟槽，其延伸到所述半导体衬底中；以及 电极结构，其形成在所述接触沟槽中，其中，所述电极结构在所述接触沟槽的底部处与所述本体区域相接触并且在所述接触沟槽的侧壁处与所述源极区域相接触。
【文档编号】H01L29/06GK105895699SQ201610079475
【公开日】2016年8月24日
【申请日】2016年2月4日
【发明人】P·C·布兰特, H-J·舒尔策, A·R·施特格纳
【申请人】英飞凌科技股份有限公司