堆叠式导电互连电感器的制造方法
【专利摘要】一种集成电路装置包含支撑一对例如柱等导电互连件的第一衬底。所述装置还包含所述对导电互连件上的第二衬底。所述对导电互连件经布置以操作为第一3D螺线管电感器。所述装置进一步包含使所述对导电互连件彼此耦合的导电迹线。
【专利说明】
堆叠式导电互连电感器
技术领域
[0001]本发明大体上涉及集成电路(IC)制造。更具体来说，本发明的一个方面涉及堆叠式导电互连电感器。
【背景技术】
[0002]集成电路(IC)的半导体制造的工艺流程可包含前段工艺(FEOL)、中间段工艺(MOL)及后段工艺(BEOL)过程。前段工艺过程可包含晶片制备、隔离、充分成形、栅极图案化、间隔物、扩展及源极/漏极植入、硅化物成形及双应力衬垫成形。中间段工艺过程可包含栅极触点成形。后段工艺过程可包含用于将在前段工艺及中间段工艺过程期间产生的半导体装置互连的一连串晶片处理步骤。
[0003]现代半导体芯片产品的成功制造及评定涉及材料与所采用的工艺之间的相互作用。具体来说，后段工艺过程中的半导体制造的导电材料镀敷的成形是工艺流程的越来越具挑战性的部分。此在维持小特征尺寸方面尤其如此。维持小特征尺寸的相同挑战还适用于无源玻璃(POG)技术，其中例如电感器及电容器等高性能组件建构在高度绝缘衬底上，其也可具有非常低的损耗。
【发明内容】
[0004]在一个方面中，一种集成电路装置包含支撑第一对导电互连件的第一衬底。所述装置还包含所述第一对导电互连件上的第二衬底。所述第一对导电互连件经布置以操作为第一 3D螺线管电感器的部分。所述装置进一步包含使所述第一对导电互连件彼此耦合的第一导电迹线。
[0005]另一方面揭示一种集成电路装置，其包含支撑第一对导电互连件及第二对导电互连件的第一衬底。所述装置还包含堆叠在所述第一和第二对导电互连件上的第二衬底。所述第二衬底支撑第三对导电互连件及第四对导电互连件。所述第二衬底还包含将所述第二对导电互连件耦合到所述第四对导电互连件的一对通孔。所述装置进一步包含堆叠在所述第三及第四对导电互连件上的第三衬底。所述装置包含使所述第一对导电互连件彼此耦合以操作为第一堆叠式3D螺线管电感器的第一导电迹线。所述装置还包含使所述第三对导电互连件彼此耦合以操作为第二堆叠式3D螺线管电感器的第二导电迹线。所述装置进一步包含使所述第二或第四对导电互连件中的一者彼此耦合以操作为第三堆叠式3D螺线管电感器的第三导电迹线。
[0006]在另一方面中，揭示一种制造电感装置的后段工艺处理方法。所述方法包含在第一衬底上制造第一对导电互连件。所述方法还包含将第二衬底放置在所述第一对导电互连件上。所述第一对导电互连件经布置以操作为第一 3D螺线管电感器。所述方法进一步包含制造使所述第一对导电互连件彼此耦合的第一导电迹线。
[0007]另一方面揭示一种集成电路装置，其包含支撑第一对用于互连的装置的第一衬底。所述装置还包含所述第一对互连装置上的第二衬底。所述第一对互连装置经布置以操作为第一 3D螺线管电感器的部分。所述装置进一步包含使所述第一对互连装置彼此耦合的第一导电装置。
[0008]这已经相当宽泛地概述了本发明的特征和技术优点，使得可以更好地理解下文的【具体实施方式】。下文将描述本发明的另外的特征和优点。所属领域的技术人员应了解，可以容易利用本发明作为基础来修改或设计其它结构用于实现本发明的相同目的。所属领域的技术人员还应意识到，此类等效构造不脱离如在所附权利要求书中所阐述的本发明的精神和范围。当结合附图考虑时，关于本发明的组织和操作方法的被认为是本发明的特性的新颖特征与其它目标及优点一起将从以下描述得到更好理解。然而，应明确地理解，附图中的每一个是出于图解说明和描述的目的而提供的并且打算作为本发明的限制的界定。
【附图说明】
[0009]为了更全面地理解本发明，现在结合附图参考以下描述。
[0010]图1展示说明具有3D电感器的典型单堆叠实施方案的装置的横截面图。
[0011]图2展示根据本发明的一个方面的说明具有3D电感器的多堆叠实施方案的横截面图。
[0012]图3A到31展示根据本发明的一个方面的说明制造具有3D电感器的多堆叠实施方案的装置的过程的步骤的横截面图。
[0013]图4是根据本发明的一个方面的说明制造具有3D电感器的多堆叠实施方案的装置的过程的过程流程图。
[0014]图5是示出其中可有利地采用本发明的配置的示范性无线通信系统的框图。
[0015]图6是说明根据一个配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
【具体实施方式】
[0016]下文结合附图而陈述的详细描述内容意在作为对各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。出于提供对各种概念的透彻理解的目的，所述详细描述包含具体细节。然而，对于所属领域的技术人员而言显而易见的是，可在没有这些具体细节的情况下实践这些概念。在一些情况下，以框图形式展示众所周知的结构和组件以便避免混淆此类概念。如本文所描述，术语“及/或”的使用既定表示“包括性或”，且术语“或”的使用既定表示“排他性或”。
[0017]无源玻璃装置涉及具有优于其它技术(例如，表面安装技术或多层陶瓷芯片)的多种优点的高性能电感器及电容器组件。这些优点包含更紧凑的大小且具有较小的制造偏差。无源玻璃装置还涉及满足严格的低插入损耗及低电力消耗规格的较高Q(或品质因数)值。例如电感器等装置可使用无源玻璃技术实施为三维(3D)结构。3D电感器或其它3D装置还可经历归因于它们的3D实施方案而引起的若干设计约束。
[0018]例如电感器等装置可实施为三维(3D)结构。3D电感器还可制造为无源玻璃装置。3D电感器还可采取3D螺线管电感器的形状。通常，使用单个水平或单个堆叠上的仅单个衬底来制造3D电感器。此外，衬底厚度是固定的，从而在制造电感器时导致许多设计约束。另夕卜，3D螺线管电感器可在一个3D结构中磁性親合在一起，且在同一衬底上可存在多个电感器。此可导致空间拥挤问题及可配合到电路中的电感器的数目的限制。而且，电路的整体阻抗可增加，同时3D电感器的Q(或质量)因子可减小。
[0019]存在与将3D电感器实施为由导电互连材料制成的多个柱堆叠相关联的若干优点。通过从垂直柱堆叠产生3D电感器，多得多的3D电感器可以集成到给定装置或结构中。另外，由柱堆叠制成的3D电感器的经调制垂直高度可以合计为高Q因子。而且，实施为多个柱堆叠的3D电感器展现大得多的电感值。通过将3D电感器实施为柱堆叠，在装置中存在更多空间来实施耦合到装置结构内的所有3D电感器的中心抽头区。
[0020]在本发明的一个方面中，集成电路装置包含由导电互连件的堆叠层形成的3D螺线管电感器。在一个配置中，集成电路装置包含支撑第一对导电互连件的第一衬底。所述装置还包含堆叠在第一对导电互连件上的第二衬底。所述第一对导电互连件经布置以操作为第一 3D螺线管电感器。所述装置进一步包含使所述第一对导电互连件彼此耦合的第一导电迹线。
[0021]在本发明的另一方面中，所述集成电路装置包含支撑第一对导电互连件及第二对导电互连件的第一衬底。所述装置还包含堆叠在所述第一和第二对导电互连件上的第二衬底。所述第二衬底支撑第三对导电互连件及第四对导电互连件。所述第二衬底还包含将所述第一或第二对导电互连件中的一者耦合到第三或第四对导电互连件中的一者以操作为堆叠式3D螺线管电感器的一对通孔。所述装置进一步包含堆叠在第三及第四对导电互连件上的第三衬底。
[0022]图1展示说明具有3D电感器112的单堆叠实施方案的装置100的横截面图。可由玻璃制成的衬底104包含穿过衬底104的孔洞。穿玻璃通孔(TGV) 106形成在所述孔洞内。TGV106可使用导电材料完全填满。或者，可执行TGV 106的保形填充以在TGV 106内提供导电材料的壳体状部分填充。所述导电材料可例如为铜(Cu)。第一导电层102及第二导电层108定位在TGV 106的相对端处以形式3D电感器112的一半，其可被布置成螺线管形状。两个组件组合在一起以形成3D电感器。每一组件可包含第一导电层102、第二导电层108及TGV 106。金属-绝缘体-金属(ΜΠΟ电容器110可沉积在衬底104的表面上。
[0023]图1中的3D电感器112的单堆叠实施方案可具有固定衬底厚度，其导致涉及材料选择、温度及大小的若干设计约束。而且，3D电感器112使衬底104混乱，其降低了装置100的整体阻抗值及Q(或质量)因子两者。
[0024]图2展示根据本发明的一个方面的说明包含3D电感器228的堆叠实施方案的装置200的横截面图。装置200包含具有左边封装通孔206a及右边封装通孔206b的第一衬底202。封装通孔206a及206b形成在第一衬底202内且可完全或部分使用导电材料、聚酰亚胺材料填充或可仅为中空。在封装通孔206a及206b的一端处是焊盘栅格阵列(LGAWOLLGA 204还可为球状栅格阵列(BGA) IGA 204是集成电路(IC)的表面安装封装的类型，其以在插口而非IC上具有引脚而出名。在封装通孔206a及206b的另一端处的是第一导电层208。第一导电层208还与第一衬底202的表面(具体来说是区)接触，如图2中所示。
[0025]由导电材料制成的第一导电柱210及211的一端与第一导电层208接触且另一端与第二导电层212接触。第二导电柱213及215与第一导电柱210及211的类似之处在于它们也是一端与第一导电层208接触且另一端与第二导电层212接触。第二导电层212沉积在第二衬底214的一个表面上且与所述表面接触。在第二衬底214内，还存在左边第二衬底封装通孔234及右边第二衬底封装通孔236。第三导电层216沉积在第二衬底214的另一表面上。第三导电柱218及219的一端接触第三导电层216且另一端接触第四导电层220。第四导电柱221及223与第三导电柱218及219的类似之处在于它们也是一端与第三导电层216接触且另一端与第四导电层220接触。第四导电层220沉积在第三衬底222的一个表面上且与所述表面接触。还存在与第三衬底222的表面接触的金属-绝缘体-金属(ΜΠΟ电容器110。
[0026]图2说明装置200内的第一 3D电感器224、第二 3D电感器226及第三3D电感器228。第一 3D电感器224、第二 3D电感器226及/或第三3D电感器228可各自为3D螺线管电感器。
[0027]第一 3D电感器224包含第一导电层208、第一导电柱210及211、第二导电层212及第一电感器迹线230。存在构成第一3D电感器224的两个区:左边第一电感器区224a及右边第一电感器区224b。因此，第一3D电感器224包含第一导电层208的最左边部分、第一导电柱210的最左边、第二导电层212的最左边部分、第一电感器迹线230、第二导电层的最右边部分、第一导电柱211中的最右边一者及第一导电层208的最右边部分。
[0028]第一3D电感器224中的用于电流的颠倒的“U”环是由通过以下方式耦合到左边封装通孔206a的LGA 204形成:穿过左边第一电感器区224a的第一导电层208、穿过左边第一电感器区224a的第一导电柱210、穿过左边第一电感器区224a的第二导电层212、穿过第一电感器迹线230、穿过右边第一电感器区224b的第二导电层212、穿过右边第一电感器区224b的第一导电柱211且穿过右边第一电感器区224b的第一导电层208以最后到达第一衬底202。第一3D电感器224的颠倒的“U”环还可在刚刚描述的方向的相反方向上形成。
[0029]类似地，第二 3D电感器226包含第三导电层216、第三导电柱218及219、第四导电层220、第二电感器底部迹线232或第二电感器顶部迹线238。还存在构成第二 3D电感器226的两个区:左边第二电感器区226a及右边第二电感器区226b。存在可以形成第二3D电感器226的两个类型的环:“U”环及颠倒的“U”环。
[0030]第二 3D电感器226中的用于电流的U环是通过以下方式由左边第二电感器区226a的第四导电层220形成:穿过左边第二电感器区226a的第三导电柱218、穿过左边第二电感器区226a的第三导电层216、穿过第二电感器底部迹线232、穿过右边第二电感器区226b的第三导电层216、穿过右边第二电感器区226b的第三导电柱219、穿过右边第二电感器区226b的第四导电层220以最后到达第三衬底222。第二 3D电感器226的U环还可在刚刚描述的方向的相反方向上形成。
[0031]第二 3D电感器226中的用于电流的U环是通过以下方式由左边第二电感器区226a的第三导电层216形成:穿过左边第二电感器区226a的第三导电柱218、穿过左边第二电感器区226a的第四导电层220、穿过第二电感器顶部迹线238、到右边第二电感器区226b的第四导电层220、穿过右边第二电感器区226b的第三导电柱219，且穿过右边第二电感器区226b的第三导电层216以最后到达第二衬底214。第二 3D电感器226的颠倒的U环还可在相反方向上形成。
[0032]第三3D电感器228是由四个区组成:右下第三电感器区228a、右上第三电感器区228b、左上第三电感器区228c及左下第三电感器区228d。第三3D电感器228还由左边第二衬底封装通孔234、右边第二衬底封装通孔236及第三电感器迹线240组成。
[0033]第三3D电感器228中的用于电流的颠倒的“U”环通过以下方式由耦合到右边封装通孔206b的LGA 204形成:穿过右下第三电感器区228a的第一导电层208、穿过右下第三电感器区228a的第二导电柱213、穿过右下第三电感器区228a的第二导电层212且穿过右边第二衬底封装通孔236。电流继续穿过右上第三电感器区228b的第三导电层216、穿过右上第三电感器区228b的第四导电柱221、穿过右上第三电感器区228b的第四导电层220且穿过第三电感器迹线240。
[0034]所述流继续穿过左上第三电感器区228c的第四导电层220、穿过左上第三电感器区228c的第四导电柱223、穿过左上第三电感器区228c的第三导电层216、穿过左边第二衬底封装通孔234、穿过左下第三电感器区228d的第二导电层212、穿过左下第三电感器区228d的第二导电柱215且穿过左下第三电感器区228d的第一导电层208以最后到达第一衬底202。第三3D电感器228的颠倒的U环还可在相反方向上形成。
[0035]第三3D电感器228具有更多电感，因为其导电环更大。因为可以将额外堆叠添加到装置200，所以可以容易地、快速地且便利地形成具有更大导电环及更大电感值的3D电感器。
[0036]在一个实施方案中，第一衬底202、第二衬底214及/或第三衬底222可为玻璃或其它材料，例如硅(Si)、砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)、蓝宝石(Al2O3)、石英、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、高电阻率硅(HRS)、氮化铝(AlN)、塑料衬底、层压体或其组合。如本文中所描述，术语“半导体衬底”可指切割过的晶片的衬底或可指未切割的晶片的衬底。类似地，术语晶片及裸片可互换使用，除非此类互换将过于轻信。
[0037]在一个实施方案中，第一导电柱210、211、第二导电柱213、215、第三导电柱218、219、第四导电柱221、223、第一导电层208、第二导电层212、第三导电层216及第四导电层220的导电材料可为铜(Cu)。在其它配置中，所述材料是具有高导电性的另一导电材料，例如银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)及其它类似材料。导电层或导电互连件中的任一者可通过电镀、化学气相沉积(CVD)及/或物理气相沉积(PVD)(例如溅镀或蒸镀)沉积在给定衬底上。
[0038]可通过涉及能够蚀刻构成各种衬底的材料的化学物质的掩模曝光及湿式蚀刻工艺而形成封装通孔206a、206b、234及236。或者，可以通过在光显影过程期间使用光可界定聚酰亚胺(PI)形成封装通孔206a、206b、234及236(即，不使用干式或湿式蚀刻工艺)。
[0039]存在与将3D电感器实施为导电互连材料的柱的多个堆叠相关联的若干优点。通过从柱堆叠产生3D电感器，多得多的3D电感器可以集成到给定装置或结构中。另外，由柱堆叠制成的3D电感器(例如，第三3D电感器228)的累积垂直高度可以合计为高Q因子。而且，实施为多个柱堆叠的3D电感器(例如，第三3D电感器228)展现大得多的电感值。将3D电感器实施为柱堆叠还在装置中产生更多空间以实施耦合到装置结构内的3D电感器的中心抽头区。图2中展示的电容器110是此类中心抽头区组件的实例。
[0040]图3A到31展示根据本发明的一个方面的说明制造具有3D电感器的多堆叠实施方案的装置的过程的横截面图。
[0041 ] 在图3A的横截面图300中，第一导电层208沉积在第一衬底202上。第一导电层208可通过电镀、化学气相沉积(CVD)及/或物理气相沉积(PVD)(例如，溅镀或蒸镀)沉积到第一衬底202上。还展示第一衬底202具有左边封装通孔206a及右边封装通孔206b。
[0042]在图3B的横截面图310中，第一光致抗蚀剂层302沉积在第一导电层208上。可通过旋涂、基于液滴的光致抗蚀剂沉积及/或喷涂而沉积光致抗蚀剂层302。
[0043]在图3C的横截面图320中，在光刻过程中通过掩模暴露第一光致抗蚀剂层302，且随后通过化学蚀刻过程使用例如光致抗蚀剂显影剂等溶液蚀刻掉暴露部分，所述溶液可由例如四甲基铵氢氧化物(TMAH)、氯化铁(FeCl3)、氯化铜(CuCl2)或碱性氨(NH3)制成。使用等离子的干式蚀刻过程还可用于蚀刻第一光致抗蚀剂层302。随后通过任何湿式化学过程或干式蚀刻过程将第一导电层208图案化，其中第一光致抗蚀剂层302的经蚀刻的光致抗蚀剂区用作准则。接着可通过化学光致抗蚀剂剥离过程使用光致抗蚀剂剥离液剥离(未图示)第一光致抗蚀剂层302的剩余的部分，所述光致抗蚀剂剥离液例如为正性光致抗蚀剂剥离液(PRS-2000)、N-甲基-2-吡咯啶酮(NMP)，或丙酮。还可通过干式光致抗蚀剂剥离过程使用例如氧气等等离子剥离光致抗蚀剂层，其被称为灰化。
[0044]在图3D的横截面图330中，第一导电材料210’的层沉积在第一导电层208的经图案化区上。第二光致抗蚀剂层304随后沉积在第一导电材料210’的层上以形成第一导电柱210、211及第二导电柱213、215，如图3E中所展示。可通过电镀、化学气相沉积(CVD)及/或物理气相沉积(PVD)(例如，溅镀或蒸镀)沉积第一导电材料。可通过旋涂、基于液滴的光致抗蚀剂沉积及/或喷涂而沉积第二光致抗蚀剂层304。
[0045]在图3E的横截面图340中，在光刻过程中通过掩模暴露第二光致抗蚀剂层304，且随后通过化学蚀刻过程使用例如光致抗蚀剂显影剂等溶液蚀刻掉暴露部分。使用等离子的干式蚀刻过程还可用于蚀刻第二光致抗蚀剂层302。随后通过任何湿式化学过程或干式蚀刻过程将第一导电材料的层图案化，其中第二光致抗蚀剂层304的经蚀刻的光致抗蚀剂区用作准则。形成第一导电柱210、211及第二导电柱213、215以作为此图案化的结果。接着可剥离(未图示)第二光致抗蚀剂层304的剩余的部分。
[0046]在图3F的横截面图350中，在第二衬底214上沉积并图案化第二导电层212。第二导电层212经图案化到与第一衬底202上的第一导电层208的经图案化区重叠的区中。在一个实施方案中，如图3F中所展示，第一衬底202的较远右侧及左侧上的第一导电层208凸缘区不与第二衬底214的较远右侧及左侧上的第二导电层212的经图案化区对准，且比其向外延伸地更远。在图3F中未展示的另一实施方案中，第一衬底202上的第一导电层208的区与第二衬底214上的第二导电层212区对准。第二导电层212的经图案化部分粘附到第一导电柱210、211及第二导电柱213、215。在第二衬底214中，可类似于此类封装通孔206a及206b在第一衬底202中形成的方式形成封装通孔234及236，例如通过湿式化学过程或干式蚀刻过程。
[0047]在图3G的横截面图360中，第三导电层216沉积在第二衬底214的另一表面上。第三光致抗蚀剂层306沉积在第三导电层216上。随后将第三光致抗蚀剂层306及第三导电层216图案化及蚀刻。接着可通过化学光致抗蚀剂剥离或干式光致抗蚀剂剥离过程剥离(未图示)第三光致抗蚀剂层306。
[0048]在图3H的横截面图370中，第二导电材料的层沉积在第三导电层216的经图案化区上。第四光致抗蚀剂层308随后沉积在第二导电材料的层上。第四光致抗蚀剂层308及第二导电材料的层经图案化及蚀刻以形成第三导电柱218、219及第四导电柱221、223。接着可通过化学光致抗蚀剂剥离或干式光致抗蚀剂剥离过程剥离(未图示)第四光致抗蚀剂层308。
[0049]在图31的横截面图380中，在第三衬底222上沉积并图案化第四导电层220。第四导电层220经图案化到与第二衬底214上的第三导电层216的经图案化区重叠或对准的区中。在一个实施方案中，如图31中所展示，第二衬底214上的第三导电层216区与第三衬底222上的第四导电层220区对准。在图31中未展示的另一实施方案中，第二衬底214上的第三导电层216区可不与第三衬底222上的所有第四导电层220区对准，与如图31中所展示的第一导电层208及第二导电层212的区一样。第四导电层220的经图案化部分粘附到第三导电柱218、219及第四导电柱221、223。
[0050]在第三衬底222中，可类似于此类封装通孔206a及206b在第一衬底202中形成及封装通孔234及236在第二衬底214中形成的方式形成封装通孔(未图示)，例如通过湿式化学或干式蚀刻过程。在此情况下，可添加额外的柱及导电层以进一步提高Q因子及电感。
[0051]而且在图31的横截面图380中，可通过用于沉积及图案化MM电容器的任何半导体制造过程在第三衬底222上形成金属-绝缘体-金属(ΜΠΟ电容器110。可以通过在适当的位置处沉积导电材料而制造迹线230、232、238、240(图3F-1中未展示)。
[0052]图4是说明根据本发明的一个方面的制造具有3D电感器的多堆叠实施方案的装置的过程400的过程流程图。在框402中，第一对导电互连件(例如，第一导电柱210及211)制造在第一衬底(例如，第一衬底202)上。在框303中，第二衬底(例如，第二衬底214)放置在第一对导电互连件上，其中所述第一对导电互连件经布置以操作为第一 3D螺线管电感器(例如，第一3D电感器224)。在框406中，制造使第一对导电互连件彼此耦合的第一导电迹线(例如，第一电感器迹线230或所述第一导电迹线的部分可为第一电感器迹线230)。此可参考图2或图3A-3F展示。
[0053]在一个配置中，集成电路装置包含支撑第一对用于互连的装置的第一衬底。在本发明的一个方面中，所述用于互连的装置可为第一导电柱210、211、第二导电柱213、215、第三导电柱218、219及/或第四导电柱221、223，如图2及图31中所示。所述装置还包含用于传导的装置。在本发明的一个方面中，所述传导装置可为如图2所示的迹线230、232、238、240。在另一方面中，前述装置可为经配置以执行通过前述装置叙述的功能的任何电路或任何设备。
[0054]图5为展示可有利地采用本发明的方面的示范性无线通信系统500的框图。出于说明的目的，图5展示三个远程单元520、530及550及两个基站540。将认识到，无线通信系统可具有多得多的远程单元及基站。远程单元520、530及550包含IC装置525A、525C及525B，其包含所揭示的装置(例如，3D螺线管电感器)。将认识到，其它装置也可包含所揭示的装置(例如，3D螺线管电感器)，例如基站、交换装置及网络设备。图5展示从基站540到远程单元520、530及550的前向链路信号580及从远程单元520、530及550到基站540的反向链路信号590。
[0055]在图5中，远程单元520展示为移动电话，远程单元530展示为便携式计算机，且远程单元550展示为无线本地环路系统中的固定位置远程单元。例如，所述远程单元可为移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理、具GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元)、固定位置数据单元(例如仪表读取设备)，或存储或检索数据或计算机指令的其它装置，或其组合。虽然图5说明根据本发明的方面的远程单元，但本发明不限于这些示范性所说明的单元。可在包含所揭示的装置的许多装置中合适地采用本发明的方面。
[0056]图6是说明用于半导体组件(例如，上文揭示的3D螺线管电感器)的电路、布局及逻辑设计的设计工作站的框图。设计工作站600包含含有操作系统软件、支持文件及设计软件(例如Cadence或OrCAD)的硬盘601。设计工作站600还包含显示器602以促进电路610或半导体组件612(例如所揭示的装置(例如，3D螺线管电感器))的设计。提供存储媒体604以用于有形地存储电路设计610或半导体组件612。电路设计610或半导体组件612可以例如GDSII或GERBER等文件格式存储在存储媒体604上。存储媒体604可为⑶-ROM、DVD、硬盘、快闪存储器或其它适当的装置。此外，设计工作站600包含用于从存储媒体604接受输入或将输出写入到所述存储媒体的驱动设备603。
[0057]记录在存储媒体604上的数据可指定逻辑电路配置、用于光刻掩模的模式数据，或用于串行写入工具(例如电子束光刻)的掩模图案数据。所述数据可进一步包含逻辑验证数据，例如与逻辑仿真相关联的时序图或网状电路。在存储媒体604上提供数据会通过减小用于设计半导体晶片的过程的数目而促进电路设计610或半导体组件612的设计。
[0058]对于固件和/或软件实施方案，可以用执行本文中所描述的功能的模块(例如，程序、函数等等)实施方法。在实施本文中所描述的方法时，可使用有形地体现指令的机器可读媒体。举例来说，软件代码可存储在存储器中，并且由处理器单元来执行。存储器可实施在处理器单元内或处理器单元外部。如本文中所使用，术语“存储器”是指多种类型的长期、短期、易失性、非易失性或其它存储器，且不应限于特定类型的存储器或特定数目个存储器或存储存储器的媒体的类型。
[0059]如果以固件和/或软件实施，那么可将所述功能作为一或多个指令或代码存储在计算机可读媒体上。实例包含用数据结构编码的计算机可读媒体及用计算机程序编码的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的可用媒体。借助于实例而非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置，磁盘存储装置或其它磁性存储装置，或任何其它可用于存储呈指令或数据结构形式的所要程序代码并且可由计算机访问的媒体;如本文中所使用，磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包含在计算机可读媒体的范围内。
[0060]除存储在计算机可读媒体上之外，指令和/或数据还可以提供为在包含于通信设备中的传输媒体上的信号。例如，通信设备可以包含具有指示指令和数据的信号的收发器。所述指令和数据经配置以使一或多个处理器实施权利要求书中所概述的功能。
[0061]尽管已详细地描述本发明及其优点，但应理解，在不脱离如由所附权利要求书所界定的本发明的技术的情况下，可在本文中进行各种改变、替代及变更。举例来说，相对于衬底或电子装置使用例如“上方”和“下方”等关系术语。当然，如果衬底或电子装置颠倒，则上方变成下方，且反之亦然。另外，如果侧向定向，则上方和下方可指代衬底或电子装置的侧面。此外，本申请案的范围并不希望限于在说明书中描述的过程、机器、产品、物质组成、手段、方法及步骤的特定配置。如所属领域的技术人员将易于从本发明了解，可根据本发明利用执行与本文中所描述的对应配置大体上相同的功能或实现与所述对应配置大体上相同的结果的当前现有或稍后待开发的过程、机器、产品、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包含所述过程、机器、产品、物质组成、手段、方法或步骤。
【主权项】
1.一种集成电路装置，其包括: 第一衬底，其支撑第一对导电互连件； 第二衬底，其在所述第一对导电互连件上，所述第一对导电互连件经布置以操作为第一 3D螺线管电感器的部分;及 第一导电迹线，其使所述第一对导电互连件彼此耦合。2.根据权利要求1所述的集成电路装置，其进一步包括: 第二对导电互连件，其在所述第一衬底与所述第二衬底之间； 第三对导电互连件，其由所述第二衬底支撑;及 第三衬底，其堆叠在所述第二对导电互连件上。3.根据权利要求2所述的集成电路装置，其进一步包括: 第二导电迹线，其使所述第三对导电互连件彼此耦合，其中所述第三对导电互连件经布置以操作为与所述第一 3D螺线管电感器对准的第二 3D螺线管电感器。4.根据权利要求2所述的集成电路装置，其进一步包括: 第二导电迹线，其使所述第二对导电互连件彼此耦合，其中所述第二对导电互连件经布置以操作为第二 3D螺线管电感器。5.根据权利要求2所述的集成电路装置，其进一步包括: 第四对导电互连件，其布置在所述第二衬底与所述第三衬底之间且穿过多个通孔耦合到所述第二对导电互连件； 第二导电迹线，其使所述第二对导电互连件的一端彼此耦合且还经过所述第四对导电互连件，所述第二对导电互连件及所述第四对导电互连件经布置以操作为具有大于所述第一 3D螺线管电感器的高度的高度的第三3D螺线管电感器。6.根据权利要求2所述的集成电路装置，其中所述第三衬底包括玻璃。7.根据权利要求2所述的集成电路装置，其中金属-绝缘体-金属MM电容器形成在所述第三衬底的表面上。8.根据权利要求1所述的集成电路装置，其中所述第一对导电互连件包括一对柱。9.根据权利要求1所述的集成电路装置，其并入到以下各者中的至少一者中:音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理TOA、固定位置数据单元及计算机。10.—种集成电路装置，其包括: 第一衬底，其支撑第一对导电互连件及第二对导电互连件； 第二衬底，其堆叠在所述第一和第二对导电互连件上，所述第二衬底支撑第三对导电互连件及第四对导电互连件，所述第二衬底包含将所述第二对导电互连件耦合到所述第四对导电互连件的一对通孔； 第三衬底，其堆叠在所述第三和第四对导电互连件上； 第一导电迹线，其使所述第一对导电互连件彼此耦合以操作为第一堆叠式3D螺线管电感器； 第二导电迹线，其使所述第三对导电互连件彼此耦合以操作为第二堆叠式3D螺线管电感器;及 第三导电迹线，其使所述第二或第四对导电互连件中的一者彼此耦合以操作为第三堆叠式3D螺线管电感器。11.一种制造电感装置的后段工艺处理方法，其包括: 在第一衬底上制造第一对导电互连件； 将第二衬底放置在所述第一对导电互连件上，所述第一对导电互连件经布置以操作为第一 3D螺线管电感器的部分;及 制造第一导电迹线，其使所述第一对导电互连件彼此耦合。12.根据权利要求11所述的方法，其中在所述第一衬底上制造所述第一对导电互连件包括: 在所述第一衬底上沉积第一导电层； 在所述第一导电层上沉积第一光致抗蚀剂层； 蚀刻所述第一光致抗蚀剂层以图案化所述第一导电层； 剥离所述第一光致抗蚀剂层； 在所述经图案化的第一导电层上沉积第一互连材料层； 在所述沉积的第一互连材料层上沉积第二光致抗蚀剂层;及 蚀刻所述第二光致抗蚀剂层以图案化所述第一互连材料层以形成所述第一对导电互连件。13.根据权利要求11所述的方法，其进一步包含: 在所述第一衬底与所述第二衬底之间制造第二对导电互连件； 在所述第二衬底上制造第三对导电互连件;及 在所述第三对导电互连件上放置第三衬底。14.根据权利要求13所述的方法，其进一步包括: 制造使所述第三对导电互连件彼此耦合的第二导电迹线，其中所述第三对导电互连件经布置以操作为与所述第一 3D螺线管电感器对准的第二 3D螺线管电感器。15.根据权利要求13所述的方法，其进一步包括: 制造使所述第二对导电互连件彼此耦合的第二导电迹线，其中所述第二对导电互连件经布置以操作为第二 3D螺线管电感器。16.根据权利要求13所述的方法，其进一步包括: 在所述第二衬底与所述第三衬底之间制造第四对导电互连件； 在所述第二衬底中制造多个通孔； 穿过所述多个通孔将所述第四对导电互连件耦合到所述第二对导电互连件;及制造第二导电迹线，其使所述第二对导电互连件的一端彼此耦合且还经过所述第四对导电互连件，所述第二对导电互连件及所述第四对导电互连件经布置以操作为具有大于所述第一 3D螺线管电感器的高度的高度的第三3D螺线管电感器。17.根据权利要求11所述的方法，其进一步包括将所述电感装置并入到以下各者中的至少一者中:音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。18.—种集成电路装置，其包括: 第一衬底，其支撑第一对用于互连的装置； 第二衬底，其在所述第一对互连装置上，所述第一对互连装置经布置以操作为第一 3D螺线管电感器;及 第一导电装置，其使所述第一对互连装置彼此耦合。19.根据权利要求18所述的集成电路装置，其进一步包括: 第二对用于互连的装置，其在所述第一衬底与所述第二衬底之间； 第三对用于互连的装置，其由所述第二衬底支撑;及 第三衬底，其堆叠在所述第二对互连装置上。20.根据权利要求19所述的集成电路装置，其进一步包括: 第二导电装置，其使所述第三对互连装置彼此耦合，其中所述第三对互连装置经布置以操作为与所述第一 3D螺线管电感器对准的第二 3D螺线管电感器。21.根据权利要求19所述的集成电路装置，其进一步包括: 第二导电装置，其使所述第二对互连装置彼此耦合，其中所述第二对互连装置经布置以操作为第二 3D螺线管电感器。22.根据权利要求19所述的集成电路装置，其进一步包括: 第四对用于互连的装置，其布置在所述第二衬底与所述第三衬底之间且穿过多个通孔耦合到所述第二对互连装置;及 第二导电装置，其使所述第二对互连装置的一端彼此耦合且还经过所述第四对互连装置，所述第二对互连装置及所述第四对互连装置经布置以操作为具有大于所述第一 3D螺线管电感器的高度的高度的第三3D螺线管电感器。23.根据权利要求19所述的集成电路装置，其中所述第三衬底包括玻璃。24.根据权利要求19所述的集成电路装置，其中金属-绝缘体-金属MM电容器形成在所述第三衬底的表面上。25.根据权利要求18所述的集成电路装置，其中所述第一对互连装置包括一对柱。26.根据权利要求18所述的集成电路装置，其并入到以下各者中的至少一者中:音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
【文档编号】H01L23/498GK105874593SQ201480072085
【公开日】2016年8月17日
【申请日】2014年12月16日
【发明人】D·D·金, 马里奥·弗朗西斯科·韦莱兹, 左诚杰, 章汉·霍比·云, 金郑海, 马修·迈克尔·诺瓦克
【申请人】高通股份有限公司