全包围栅场效应晶体管及其制造方法
【专利摘要】本发明公开了一种全包围栅场效应晶体管的制造方法，包括：提供SOI衬底，顶层硅中形成有鳍；在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；去除伪栅极，以形成开口；去除开口下部分厚度的埋氧层，以释放开口中的鳍；在开口中形成包围鳍的栅极。该方法与现有的器件集成工艺相兼容，无需额外的支撑部件，易于提高集成度。
【专利说明】
全包围栅场效应晶体管及其制造方法
技术领域
[0001]本发明属于半导体器件制造领域，尤其涉及一种全包围栅场效应晶体管及其制造方法。
【背景技术】
[0002]随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
[0003]为了克服短沟道效应，提出了全包围栅(AAWG，A11 Around Wrapped Gate)场效应晶体管，即栅极包围纳米线(nan0Wire) —周，以纳米线的整个周表面为沟道，增大器件工作电流，从而改善器件的短沟道效应。
[0004]在目前的全包围栅场效应晶体管的工艺中，通常在形成纳米线后形成包围的栅极，而为了释放纳米线，需要形成纳米线的额外的支撑结构，不利于器件的进一步集成，也无法同现有的器件集成工艺兼容。此外，由于刻蚀工艺中容易形成底切，会导致栅极的尺寸上下不一致性，从而影响器件的性能。
【发明内容】
[0005]本发明的目的在于克服现有技术中的不足，提供一种全包围场效应晶体管及其制造方法，与现有器件工艺兼容，无需形成额外支撑结构。
[0006]为实现上述目的，本发明的技术方案为:
[0007]—种全包围栅场效应晶体管的制造方法，包括步骤:
[0008]提供叠层衬底，叠层衬底包括绝缘层和其上的半导体层，半导体层中形成有鳍；
[0009]在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；
[0010]去除伪栅极，以形成开口 ；
[0011]去除开口下部分厚度的绝缘层，以释放开口中的鳍；
[0012]在开口中形成包围鳍的栅极。
[0013]可选的，在形成伪栅器件的步骤中，还包括:
[0014]在形成伪栅极与侧墙的步骤之间，各向异性去除伪栅极两侧的部分厚度的绝缘层；
[0015]在形成侧墙的步骤中，侧墙覆盖伪栅极及伪栅极下部分厚度的绝缘层的侧壁。
[0016]可选的，各向异性去除伪栅极两侧的部分厚度的绝缘层，去除的绝缘层的厚度为1nm0
[0017]可选的，侧墙包括与绝缘层不同的材料层。
[0018]可选的，采用各向同性的刻蚀方法，去除开口下部分厚度的绝缘层，以释放开口中的鳍。
[0019]可选的，采用ALD的方法，在开口中形成包围鳍的栅极。
[0020]可选的，所述栅极包括金属栅极。
[0021]此外，本发明还提供了一种全包围栅场效应晶体管，包括:叠层衬底，叠层衬底包括绝缘层和其上的半导体层，半导体层中形成有鳍；位于绝缘层上、横跨鳍且包围鳍的栅极；栅极的侧壁上的侧墙；栅极两侧的鳍上的源漏区。
[0022]可选的，侧墙包括与绝缘层不同的材料层。
[0023]可选的，栅极包括金属栅极。
[0024]本发明的全包围栅场效应晶体管及其制造方法，在鳍的后栅工艺中，去除伪栅之后，将开口中的部分厚度的绝缘层去除，从而将开口中的鳍的部分释放，进而重新形成全包围鳍的栅极，形成全包围栅的器件，该工艺与现有的器件集成工艺相兼容，无需额外的支撑部件，易于提尚集成度。
[0025]更进一步地，在形成伪栅极和侧墙的步骤之间，还将伪栅极两侧的部分厚度的绝缘层去除，这样，在形成侧墙时，伪栅极的下部也被侧墙覆盖，在释放鳍时，避免刻蚀时在底部形成底切，有效控制栅极的尺寸，提高器件的性能。
【附图说明】
[0026]为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为根据本发明实施例的全包围栅场效应晶体管的制造方法流程图；
[0028]图3-图1lC为根据本发明实施例制造全包围栅场效应晶体管的各个制造过程中的结构示意图，其中图4-11为各个制造过程中晶体管的俯视示意图，图2、图3、图4A-11A为各个制造过程中沿栅的宽度方向的晶体管的截面示意图，图4B-11B为各个制造过程中沿鳍方向的晶体管的截面示意图，图4C-11C为各个制造过程中沿栅长方向的晶体管的截面示意图。
【具体实施方式】
[0029]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0030]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0031]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0032]在本发明中，提出了一种全包围栅场效应晶体管的制造方法，参考图1所示，包括:提供SOI衬底，顶层硅中形成有鳍；在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；去除伪栅极，以形成开口 ；去除开口下部分厚度的埋氧层，以释放开口中的鳍；在开口中形成包围鳍的栅极。
[0033]本发明中，在鳍的后栅工艺中，去除伪栅之后，将开口中的部分厚度的绝缘层去除，从而将开口中的鳍的部分释放，进而重新形成全包围鳍的栅极，形成全包围栅的器件，该工艺与现有的器件集成工艺相兼容，无需额外的支撑部件，易于提高集成度。
[0034]为了更好的理解本发明的技术方案和技术效果，以下将结合具体的流程示意图图1对具体的实施例进行详细的描述，在附图中，其中图4-11为各个制造过程中晶体管的俯视示意图，图2、图3、图4A-11A为各个制造过程中沿栅的宽度方向的晶体管的截面示意图(参考俯视示意图中的AA方向)，图4B-1IB为各个制造过程中沿鳍方向的晶体管的截面示意图(参考俯视示意图中的BB方向)，图4C-11C为各个制造过程中沿栅长方向的晶体管的截面不意图(参考俯视不意图中的CC方向)。对于相同序号的附图，如图5、5A、图5B和5C，为同一制造过程中晶体管的不同方向的示意图。
[0035]首先，在步骤S01，提供叠层衬底100，叠层衬底包括绝缘层100-2和其上的半导体层100-3，半导体层中形成有鳍102，参考图2和图3所示。
[0036]本发明中，所述衬底可以为具有绝缘层和绝缘层上的半导体层的叠层衬底，半导体层用于形成鳍，绝缘层用于支撑及释放鳍。
[0037]在本实施例中，所述衬底可以是SOI衬底100，如图2所示，所述SOI衬底100包括顶层硅100-3、埋氧化层100-2以及背衬底100-1，埋氧层为氧化硅层，所述埋氧化层100-2即为衬底的绝缘层，所述顶层硅100-3即为衬底的半导体层。
[0038]在本实施例中，可以通过如下步骤在顶层硅100-3中形成鳍102。
[0039]首先，可以在衬底上形成硬掩膜层，如氧化硅和氮化硅层叠的硬掩膜层，并将硬掩膜层图案化，而后采用刻蚀技术，例如RIE (反应离子刻蚀)的方法，刻蚀顶层硅100-3，直至埋氧层100-2，从而形成鳍102，而后，将硬掩膜层去除，如图3所示。
[0040]而后，在步骤S02，在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层112，参考图8、图8A(图8的AA向截面示意图)、图8B(图8的BB向截面示意图)和图8C(图8的CC向截面示意图)。
[0041]在本发明实施例中，伪栅器件至少包括横跨鳍的伪栅极、鳍两端的源漏区以及伪栅极的侧墙。
[0042]具体的实施例中，首先，淀积伪栅介质层和伪栅极材料，并进行图案化，形成伪栅介质层(图未示出)和伪栅极104，如图4、图4A (图4的AA向截面示意图)、图4B (图4的BB向截面示意图)和图4C(图4的CC向截面示意图)，其中，伪栅介质层可以为热氧化层或其他合适的介质材料，伪栅极可以为非晶硅、多晶硅或氧化硅等，本实施例中，伪栅介质层为热氧化层，伪栅极为多晶硅。
[0043]接着，在更优的实施例中，在形成侧墙之前，进行埋氧层100-2的去除，可以采用各项异性刻蚀去除伪栅极两侧未被覆盖的部分厚度的埋氧层，去除的绝缘层的厚度可以为10nm，未被伪栅极和鳍覆盖的区域的埋氧层去除后，相较于被伪栅极104掩盖的区域，被去除的区域形成下沉区域106，如图5、图5A(图5的AA向截面示意图)、图5B(图5的BB向截面示意图)和图5C(图5的CC向截面示意图)。
[0044]而后，进行侧墙的形成，侧墙可以采用包括与埋氧层不同的材料层，以便后续刻蚀中具有选择性，本实施例中，进行氮化硅的淀积，厚度可以为5-20nm，并进行刻蚀，在伪栅极104的侧壁上形成侧墙108，由于进行了在上述步骤中进行了部分厚度的埋氧层的去除，在侧墙工艺步骤中，在下沉区域106的埋氧层的侧壁上也会覆盖侧墙108，如图6、图6A(图6的AA向截面示意图)、图6B(图6的BB向截面示意图)和图6C(图6的CC向截面示意图)。
[0045]接着，进行源漏区110的形成，可以根据期望的器件类型，进行N型或P型的掺杂，并进行退火激活，以在鳍的两端形成源漏区110，如图7、图7A(图7的AA向截面示意图)、图7B (图7的BB向截面示意图)和图7C(图7的CC向截面示意图)，对于N型器件，进行N型掺杂例如P、As等，对于P型器件，进行P型掺杂剂例如B、In等，还可以通过外延生长并进行原位掺杂来形成外延的源漏区，以提高沟道的应力作用，进一步提高载流子的迀移率。至此，形成了本实施例的伪栅器件，该伪栅器件包括横跨鳍的伪栅介质层和伪栅极104、鳍两端的源漏区110和伪栅极104侧壁上的侧墙108。
[0046]而后，进行层间介质层的淀积，例如未掺杂的氧化硅(S12)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料，而后进行平坦化，例如CMP (化学机械抛光)，直至暴露伪栅极104的上表面，从而形成所述层间介质层(ILD)112，层间介质层112覆盖伪栅极两侧的鳍，如图8、图8A(图8的AA向截面示意图)、图8B(图8的BB向截面示意图)和图8C(图8的CC向截面示意图)。
[0047]接着，在步骤S03，去除伪栅极104，以形成开口 114，参考图9、图9A (图9的AA向截面示意图)、图9B (图9的BB向截面示意图)和图9C (图9的CC向截面示意图)。
[0048]在本实施例中，可以采用湿法腐蚀去除伪栅极和伪栅介质层，在一个实施例中，可以通过四甲基氢氧化铵(TMAH)去除非晶硅的伪栅极，从而形成开口 114，如图9、9A、9B和9C所示，进一步可以通过稀释的HF去除二氧化硅的伪栅介质层，该伪栅介质层也可以在释放开口中的鳍的步骤中一并去除。
[0049]而后，在步骤S04，去除开口 114下部分厚度的绝缘层，以释放开口 114中的鳍102，参考图10、图10A(图10的AA向截面示意图)、图10B(图10的BB向截面示意图)和图10C(图10的CC向截面示意图)。
[0050]在本发明实施例中，可以采用各项同性的刻蚀方法，湿法或干法刻蚀均可，在一个实施例中，可以采用稀释的HF进行部分厚度的埋氧层100-2的去除，在去除中，由于侧墙108的存在，使得开口中的埋氧层100-2与开口两侧埋氧层隔离开，这样，可以避免刻蚀中沿栅长方向在刻蚀的底部区域形成底切，而致使刻蚀区域的上部和下部的栅长不一致。在刻蚀开口下的部分后的埋氧层100-2后，开口 114中的鳍102下的部分埋氧层也被去除，形成空腔115，从而使得开口 114中的鳍102的部分释放，如图10、10AU0B和1C所示，由于侧墙的隔离作用，沿栅长方向该空腔115的上部和下部的宽度有较好的一致性。
[0051]接着，在步骤S05，在开口 114中形成包围鳍102的栅极120，参考图11、图1lA(图11的AA向截面示意图)、图1lB(图11的BB向截面示意图)和图11C(图11的CC向截面示意图)。
[0052]可以采用传统的方法形成栅极。在本实施例中，可以采用ALD(原子层沉积)的方法，进行栅介质层和栅极120的淀积，栅介质层可以为高k介质材料，(例如，和氧化娃相比，具有高介电常数的材料)或其他合适的介质材料，高k介质材料例如铪基氧化物，HF02、HfS1, HfS1N, HfTaO, HfT1等，厚度可以为l_3nm，栅极可以为金属栅极，例如T1、TiAlx,TiN, TaNx, HfN, TiCx, TaCx或W等等或他们的叠层，并进行平坦化，直至暴露出层间介质层，从而在开口 114中形成包围鳍的栅极120，如图11、IlAUlB和IlC所示。此处形成全包围栅极的结构和材料仅为示例，可以根据具体的需要形成所需材料和结构的栅极。至此，形成了本发明实施例的全包围栅场效应晶体管器件。
[0053]在该实施例中，在形成伪栅极和侧墙的步骤之间，还将伪栅极两侧的部分厚度的绝缘层去除，这样，在形成侧墙时，伪栅极的下部也被侧墙覆盖，在释放鳍时，避免刻蚀时在底部形成底切，有效控制栅极的尺寸，提高器件的性能。
[0054]而后，可以根据需要完成器件的后续加工，例如接触和金属互连结构等。
[0055]以上对本发明实施例的全包围栅场效应晶体管器件的制造方法进行了详细的描述，此外，本发明还提供了上述方法形成的全包围栅场效应晶体管。
[0056]参考图11、11A、11B和IlC所示，该晶体管包括:叠层衬底，叠层衬底包括绝缘层100-2和其上的半导体层100-3，半导体层中形成有鳍102 ;位于绝缘层100-2上、横跨鳍102且包围鳍的栅极120 ;栅极120的侧壁上的侧墙108 ;栅极两侧的鳍上的源漏区110。
[0057]其中，侧墙包括与绝缘层不同的材料层，栅极包括金属栅极。
[0058]在整个栅极区域，鳍被包围在栅极120中，形成全包围栅场效应晶体管器件。
[0059]在本发明的实施例中，如图11、IlAUlB和IlC所示，叠层衬底为SOI衬底，绝缘层100-2为其埋氧层，半导体层100-3为其顶层硅，鳍102形成在埋氧层之上的顶层硅中。
[0060]本发明的全包围栅场效应晶体管，与现有的鳍式场效应晶体管器件的集成工艺相兼容，无需额外的支撑部件，易于提高集成度。
[0061]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0062]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种全包围栅场效应晶体管的制造方法，其特征在于，包括步骤: 提供叠层衬底，叠层衬底包括绝缘层和其上的半导体层，半导体层中形成有鳍； 在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层； 去除伪栅极，以形成开口 ； 去除开口下部分厚度的绝缘层，以释放开口中的鳍； 在开口中形成包围鳍的栅极。2.根据权利要求1所述的制造方法，其特征在于，在形成伪栅器件的步骤中，还包括: 在形成伪栅极与侧墙的步骤之间，各向异性去除伪栅极两侧的部分厚度的绝缘层； 在形成侧墙的步骤中，侧墙覆盖伪栅极及伪栅极下部分厚度的绝缘层的侧壁。3.根据权利要求2所述的制造方法，其特征在于，各向异性去除伪栅极两侧的部分厚度的绝缘层，去除的绝缘层的厚度为10nm。4.根据权利要求2所述的制造方法，其特征在于，侧墙包括与绝缘层不同的材料层。5.根据权利要求2所述的制造方法，其特征在于，采用各向同性的刻蚀方法，去除开口下部分厚度的绝缘层，以释放开口中的鳍。6.根据权利要求1-5中任一项所述的制造方法，其特征在于，采用ALD的方法，在开口中形成包围鳍的栅极。7.根据权利要求1所述的制造方法，其特征在于，所述栅极包括金属栅极。8.—种全包围栅场效应晶体管，其特征在于，包括: 叠层衬底，叠层衬底包括绝缘层和其上的半导体层，半导体层中形成有鳍； 位于绝缘层上、横跨鳍且包围鳍的栅极； 栅极的侧壁上的侧墙； 栅极两侧的鳍上的源漏区。9.根据权利要求8所述的场效应晶体管，其特征在于，侧墙包括与绝缘层不同的材料层。10.根据权利要求8所述的场效应晶体管，其特征在于，栅极包括金属栅极。
【文档编号】H01L21/336GK105845726SQ201510018931
【公开日】2016年8月10日
【申请日】2015年1月14日
【发明人】徐唯佳, 马小龙, 殷华湘, 许淼, 朱慧珑
【申请人】中国科学院微电子研究所