一种4H-SiC沟槽型绝缘栅双极型晶体管的利记博彩app
【专利摘要】本发明公开了一种4H?SiC沟槽型绝缘栅双极型晶体管，包括依次层叠设置的P型集电极区，N型漂移区，N型的电流增强层，P型基体区，P型体接触区，N型发射区、发射极金属和集电极金属；还包括第一沟槽与第二沟槽，所述第一沟槽与第二沟槽自器件的上表面穿透P型基体区终止在N型漂移区内；所述第一沟槽内填充第一氧化层和第一多晶硅，所述第二沟槽内的第二多晶硅底部被重掺杂的P型区与N型漂移区隔开，侧面被第二氧化层与P型体接触区、P型基体区及N型漂移区隔开；所述的重掺杂屏蔽区通过第二多晶硅与发射极连接。本发明减小了4H?SiC沟槽IGBT的栅氧底部拐角的电场强度，达到降低器件的正向导通压降以减小器件损耗的目的。
【专利说明】
一种4H-S i C沟槽型绝缘栅双极型晶体管
技术领域
[0001]本发明属于高压功率半导体器件技术领域，具体涉及一种4H-SiC沟槽型绝缘栅双极型晶体管。
【背景技术】
[0002]绝缘栅双极型晶体管(IGBT)是一种由MOSFET驱动的BJT晶体管，它融合了MOSFET和BJT这两种器件的优点，是一种理想的开关器件，在新能源、白色家电、工业控制、新能源汽车和智能电网中拥有广泛应用。而碳化硅(SiC)半导体材料相对于硅材料具有宽禁带、高绝缘击穿电场、高热导率等优异的物理特性，因此SiC正成为大功率、高压高温、抗辐射等优良器件的首选材料。碳化娃MOSFET器件最适合应用于阻断电压为4?1KV的领域，而碳化硅IGBT器件最适合应用于阻断电压为15?30KV的领域。
[0003]槽栅结构与平面栅结构的IGBT器件相比具有以下优点:首先，槽栅结构可以减小器件的元胞尺寸，增大器件的沟道密度，进而减小器件的比导通电阻。其次，槽栅结构去除了平面栅结构的寄生JFET区域，进一步减低器件的比导通电阻。最后，与平面栅结构相比，槽栅结构具有较强抗栓锁能力。
[0004]然而，槽栅结构器件使沟槽栅底部的栅氧承受较高的电场强度。在SiC材料的槽栅结构器件中，为了避免槽栅底部拐角的栅氧的提前击穿，在槽栅底部引入了一高掺杂的接地的区域，屏蔽栅氧的高电场。然而槽栅底部的高掺杂区域的使用，引入了两个JFET区(一个是器件的沟道区和槽栅底部的高参杂区形成的JFET区，另一个是原胞与原胞之间的槽栅底部的高掺杂区之间形成的JFET区)，使得槽栅结构器件的比导通电阻增加，进而增加了器件的正向导通压降。
[0005]因此，如何降低沟槽SiCIGBT器件的正向导通压降以减小器件的损耗一直是业界研究的方向之一。
【发明内容】
[0006]本发明针对现有技术的不足，提出了一种4H_SiC沟槽型绝缘栅双极型晶体管；与的普通4H-SiC沟槽IGBT相比，本发明提利用发射极沟槽底部的重掺杂区9来屏蔽沟槽栅氧底部拐角处的高电场，去除由于重掺杂区9而引入的寄生JFET电阻(由重掺杂区9和沟道基体区5组成)，降低4H-SiC沟槽IGBT的导通电阻，进而减小器件的导通压降，减小导通损耗。
[0007]本发明技术方案如下:
[0008]一种4H_SiC沟槽型绝缘栅双极型晶体管，包括从下到上依次层叠设置的P型集电极区，N型漂移区，N型的电流增强层，P型基体区，P型体接触区4型发射区、发射极金属和集电极金属；
[0009]还包括第一沟槽与第二沟槽，所述第一沟槽与第二沟槽自器件的上表面穿透P型基体区终止在N型漂移区内；所述第一沟槽内填充第一氧化层和第一多晶硅，形成槽栅结构;所述第二沟槽内的第二多晶硅底部被重掺杂的P型区与N型漂移区隔开，侧面被第二氧化层与P型体接触区、P型基体区及N型漂移区隔开;所述的重掺杂屏蔽区通过第二多晶硅与发射极连接。
[0010]还包括N型缓冲层，设置在P型集电极区和N型漂移区之间形成穿通IGBT。
[0011 ]所述的第一沟槽的深度与所述的第二沟槽的深度相同。
[0012]所述的N型缓冲层的掺杂浓度要比所述的N型的电压阻挡层的掺杂浓度高。
[0013]所述的N型的电流增强层的掺杂浓度要比所述的N型的电压阻挡层的参杂浓度要尚O
[0014]有益效果:本发明减小了4H_SiC沟槽IGBT的栅氧底部拐角的电场强度，达到降低器件的正向导通压降以减小器件损耗的目的。
【附图说明】
[0015]图1是普通的4H_SiC沟槽型绝缘栅双极型晶体管的结构示意图。
[0016]图2是新型的4H_SiC沟槽型绝缘栅双极型晶体管的结构示意图。
[0017]图3-图8是本发明制作图2所示的新型4H_SiC沟槽型绝缘栅双极型晶体管的各个制造工序所得到的纵向剖面的结构示意图。
【具体实施方式】
[0018]为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。
[0019]如图1所示，为普通的4H_SiC沟槽型绝缘栅双极型晶体管的结构示意图；
[°02°]如图2所示，本发明利用RESURF原理，提供了一种新的由一个n-channeI的沟槽MOSFET和一个双极型晶体管BJT组成的达林顿管一 IGBT。所述4H-SiC沟槽IGBT包括一个轻掺杂的N型半导体材料作为漂移区3，在N型漂移区3上依次形成P型基体区5、P型体接触区7和N型发射区6;所述的N型漂移区3内形成两个沟槽，分别为栅极沟槽8和发射极沟槽15，栅极沟槽8内生长一层氧化层作为栅氧化层10，将作为栅电极的多晶硅11与沟道的P型基体区5及N型漂移区3隔开;在所述的发射极沟槽15底部有一层P型的重掺杂区9，用来屏蔽栅氧10拐角处的高电场，通过多晶硅12与发射极13连接;所述的发射极沟槽15侧面通过氧化层16与沟道的P型基体区5及N型漂移区3隔离。所述的N型漂移区3的下面依次为N型缓冲层2、P型集电极区I和集电极金属14。
[0021]为了能阻断15KV以上的高压，所述的N型漂移区3的掺杂浓度为114数量级，所述的N型漂移区3的厚度至少为ΙΟΟμπι以上。
[0022]本发明还给出了新型4H_SiC沟槽型绝缘栅双极型晶体管的利记博彩app包括:
[0023]步骤1:如图3所示，以重掺杂的N型半导体材20作为基体，依次外延生长P型重掺杂的集电极区I，N型缓冲层2和N型漂移区3。所述的N型缓冲2的掺杂浓度要比N型漂移区的掺杂浓度高，大约为116?117数量级，厚度为几微米至几十微米左右。
[0024]步骤2:如图4所示，在N型漂移区3上依次外延生长N型的电流扩展层4和沟道的P型基体区5。所述的N型的电流扩展层4的掺杂浓度要比N型漂移区的高，大约为115?116数量级，厚度为零点几微米至几微米左右;所述的P型基体区的掺杂浓度大约为117?118数量级，厚度为几微米左右，P型基体区的厚度选取以保证在反向阻断时不穿通为准则。
[0025]步骤3:如图5所示，通过离子注入方式依次形成重掺杂的N型发射区6和重掺杂的P型体接触区7。
[0026]步骤4:如图6所示，利用反应离子刻蚀的方法形成沟槽8和沟槽15。所述的第一沟槽8和第二沟槽15的沟槽深度相同，它们的宽度可以相同也可以不同。
[0027]步骤5:如图7所示，通过离子注入的方式在沟槽15底部形成重掺杂的P型电场屏蔽区。然后通过热生长的方式形成第一氧化层10和第二氧化层16。所述的氧化层厚度为50nm至Iym之间。
[0028]步骤6:如图8所示，用选择性刻蚀的方法去除沟槽15底部的氧化层16，然后通过淀积的方法在沟槽8和沟槽15内形成多晶硅11和多晶硅12。所述的多晶硅11和多晶硅12的掺杂类型可以相同也可以不同。
[0029]步骤7:通过去除背部的N型半导体基体20以及淀积金属形成发射极金属13和集电极金属14，形成如图2所示的新型4H-SiC沟槽IGBT。
[0030]上述所述的P型半导体材料和N型半导体材料的掺杂类型可以互换，即上述的P型半导体材料可以换为N型半导体材料，上述的N型半导体材料可以替换为P型半导体材料。
[0031]显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，皆应属本发明权利要求的涵盖范围。
【主权项】
1.一种4H-SiC沟槽型绝缘栅双极型晶体管，包括从下到上依次层叠设置的P型集电极区4型漂移区，N型的电流增强层，P型基体区，P型体接触区4型发射区、发射极金属和集电极金属； 其特征在于，还包括第一沟槽与第二沟槽，所述第一沟槽与第二沟槽自器件的上表面穿透P型基体区终止在N型漂移区内；所述第一沟槽内填充第一氧化层和第一多晶硅，形成槽栅结构;所述第二沟槽内的第二多晶硅底部被重掺杂的P型区与N型漂移区隔开，侧面被第二氧化层与P型体接触区、P型基体区及N型漂移区隔开;所述的重掺杂屏蔽区通过第二多晶硅与发射极连接。2.根据权利要求1所述的一种4H-SiC沟槽型绝缘栅双极型晶体管其特征在于:包括N型缓冲层，N型缓冲层设置在P型集电极区和N型漂移区之间形成穿通IGBT。3.根据权利要求1所述的一种4H-SiC沟槽型绝缘栅双极型晶体管其特征在于:所述的第一沟槽的深度与所述的第二沟槽的深度相同。4.根据权利要求2所述的一种4H-SiC沟槽型绝缘栅双极型晶体管其特征在于:所述的N型缓冲层的掺杂浓度要比所述的N型的电压阻挡层的掺杂浓度高。5.根据权利要求2所述的一种4H-SiC沟槽型绝缘栅双极型晶体管其特征在于:所述的N型的电流增强层的掺杂浓度要比所述的N型的电压阻挡层的参杂浓度要高。
【文档编号】H01L29/423GK105845718SQ201610335266
【公开日】2016年8月10日
【申请日】2016年5月19日
【发明人】王颖, 刘彦娟, 曹菲, 于成浩
【申请人】杭州电子科技大学