形成半导体结构的方法

形成半导体结构的方法
【专利摘要】提供了一种半导体结构及其形成方法。用于制造半导体结构的方法包括：在衬底上方形成源极/漏极结构和在源极/漏极结构上形成金属层。用于制造半导体结构的方法还包括：使金属层的部分与源极/漏极结构反应以在源极/漏极结构上形成金属化层。用于制造半导体结构的方法还包括通过蚀刻工艺去除位于金属化层上的金属层的未反应部分。此外，蚀刻工艺包括使用包含HF和碳酸丙烯酯的蚀刻剂，并且在蚀刻剂中HF与碳酸丙烯酯的体积比在从约1：10至约1:10000的范围内。本发明涉及形成半导体结构的方法。
【专利说明】
形成半导体结构的方法
[0001] 相关申请的交叉引用
[0002] 本申请设及于2014年10月28日提交的W及标题为"SEMICONDUCTOR STRUCTURE WITH CONTACT OVER SOURCE/DRAIN STRUCTURE AND MET册D FOR FORMING T肥 SAME"的共 同代决的共同转让的美国专利申请第14/525888号，其全部内容结合于此作为参考。
技术领域
[0003] 本发明设及形成半导体结构的方法。
【背景技术】
[0004] 半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设 备。通常通过在半导体衬底上方依次沉积材料的绝缘或介电层、导电层和半导体层并且使 用光刻图案化各个材料层W在各个材料层上形成电路组件和元件来制造半导体器件。 阳〇化]用于增强计算机的性能的重要驱动因素之一是电路的更高集成水平。运是通过微 型化或缩小给定忍片上的器件尺寸来完成的。公差在能够缩小忍片上尺寸中扮演重要的角 色。
[0006] 然而，虽然现有的半导体制造工艺通常已经能够满足它们的预期目的，但是随着 器件继续按比例缩小，它们并非在所有方面都完全满意。

【发明内容】

[0007] 为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于制造 半导体结构的方法，包括：在衬底上方形成源极/漏极结构；在所述源极/漏极结构上形成 金属层；使所述金属层的部分与所述源极/漏极结构反应W在所述源极/漏极结构上形成 金属化层；W及通过蚀刻工艺去除所述金属化层上的所述金属层的未反应部分；其中，所 述蚀刻工艺包括使用包含HF和碳酸丙締醋的蚀刻剂，并且在所述蚀刻剂中，HF与碳酸丙締 醋的体积比在从约1 :1〇至约1:10000的范围内。
[0008] 在上述用于制造半导体结构的方法中，在从约20°C至约150°C的范围内的溫度下 实施所述蚀刻工艺。
[0009] 在上述用于制造半导体结构的方法中，由Ni、Co、Mo、Ti、A1、Sn、Pt Pt、Au、Ag或 化制造所述金属层。
[0010] 在上述用于制造半导体结构的方法中，由SiGe、Ge、GaAs、InAs、InGaAs、InAlAs、 InP、InAlP、InN、GaN、InGaN、InGaP、GaSb、In訊或 InAsSbP 制造所述源极 / 漏极结构。
[0011] 在上述用于制造半导体结构的方法中，在所述蚀刻工艺期间，所述金属层的未反 应部分的蚀刻速率比所述金属化层的蚀刻速率大20倍。
[0012] 在上述用于制造半导体结构的方法中，在不大于400°C的溫度下，使所述金属层的 所述部分与所述源极/漏极结构反应。
[0013] 在上述用于制造半导体结构的方法中，所述源极/漏极结构是在位于所述衬底上 方的罐结构中形成的突起的源极/漏极结构。
[0014] 在上述用于制造半导体结构的方法中，所述源极/漏极结构是在所述衬底上方的 纳米线结构中形成的突起的源极/漏极结构。
[0015] 根据本发明的另一方面，还提供了一种用于制造半导体结构的方法，包括：在衬底 上方形成源极/漏极结构；在所述源极/漏极结构上方形成金属层；实施退火工艺从而使 得所述金属层的部分与所述源极/漏极结构反应W在所述源极/漏极结构上形成金属化 层；通过蚀刻工艺去除位于所述金属化层上的所述金属层的未反应部分；W及在所述金属 化层上方形成接触件，其中，所述蚀刻工艺包括使用包含HF和碳酸丙締醋的蚀刻剂，并且 在所述蚀刻剂中，HF与碳酸丙締醋的体积比在从约1 :50至约1:200的范围内。
[0016] 在上述用于制造半导体结构的方法中，在不大于400°C的溫度下实施所述退火工 艺。
[0017] 在上述用于制造半导体结构的方法中，在从约50°C至约100°C的范围内的溫度下 实施所述蚀刻工艺。
[0018] 在上述用于制造半导体结构的方法中，由化、Co、Mo、Ti、A1、Sn、Pt Pt、Au、Ag或 化制造所述金属层。
[0019] 在上述用于制造半导体结构的方法中，由GaAs、InAs、InGaAs、InAlAs、InP、InAlP、 InN、GaN、InGaN、InGaP、GaSb、In訊或InAsSbP制造所述源极/漏极结构。
[0020] 在上述用于制造半导体结构的方法中，在所述蚀刻工艺期间，所述金属层的未反 应部分的蚀刻速率比所述金属化层的蚀刻速率大20倍。
[0021] 根据本发明的又一方面，还提供了一种用于制造半导体结构的方法，包括：在衬底 上方形成第一源极/漏极结构，其中，由IIIA-VA族合金制造所述第一源极/漏极结构；在 所述衬底上方形成第二源极/漏极结构，其中，由IVA族元素或IVA族合金制造所述第二源 极/漏极结构；在所述第一源极/漏极结构上方形成第一金属层并在所述第二源极/漏极 结构上方形成第二金属层；实施退火工艺，从而使所述第一金属层的部分与所述第一源极 /漏极结构反应W在所述第一源极/漏极结构上形成第一金属化层，并且使所述第二金属 层的部分与所述第二源极/漏极结构反应W在所述第二源极/漏极结构上形成第二金属化 层；W及实施蚀刻工艺W去除位于所述第一金属化层上的所述第一金属层的未反应部分和 位于所述第二金属化层上的所述第二金属层的未反应部分；其中，所述蚀刻工艺包括使用 包含HF和碳酸丙締醋的蚀刻剂，并且在所述蚀刻剂中，HF与碳酸丙締醋的体积比在从约1 : 50至约1:200的范围内。
[0022] 在上述用于制造半导体结构的方法中，在从约50°C至约100°C的范围内的溫度下 实施所述蚀刻工艺。
[0023] 在上述用于制造半导体结构的方法中，由Ni制造所述第一金属层和所述第二金 属层。
[0024] 在上述用于制造半导体结构的方法中，由GaAs、InAs、InGaAs、InAlAs、InP、InAlP、 InN、GaN、InGaN、InGaP、GaSb、In訊或InAsSbP制造所述第一源极/漏极结构。
[00巧]在上述用于制造半导体结构的方法中，由Ge或SiGe制造所述第二源极/漏极结 构。
[00%] 在上述用于制造半导体结构的方法中，在所述蚀刻工艺期间，所述金属层的未反 应部分的蚀刻速率比所述金属化层的蚀刻速率大20倍。
【附图说明】
[0027] 当结合附图进行阅读时，从W下详细描述可最佳理解本发明的各方面。应该注意， 根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺 寸可W任意地增大或减小。
[0028] 图IA至图化是根据一些实施例的形成半导体结构的各个阶段的截面图。
[0029] 图2是根据一些实施例的通过W上描述的图IA至图化中示出的工艺形成的半导 体结构的立体图。
[0030] 图3A至图3E是根据一些实施例的形成半导体结构的各个阶段的截面图。
[0031] 图4是根据一些实施例的半导体结构的截面图。
[0032] 图5是根据一些实施例的纳米线场效应晶体管结构的截面图。
[0033] 图6根据一些实施例示出了蚀刻速率和Ni-NiInAs蚀刻选择性。
[0034] 图7根据一些实施例示出了当使用H2SO4/PC或H2SO4/DMSO作为其电解液的电流密 度。
[0035] 图8根据一些实施例示出了蚀刻速率和Ni-NiInAs蚀刻选择性。
[0036] 图9根据一些实施例示出了不同材料层在不同体积比的HF/PC中的蚀刻速率。
[0037] 图10根据一些实施例示出了处于不同蚀刻溫度下的HF/PC(l:l〇〇)中的Ni层、 Si化层或SiN层的蚀刻速率。
【具体实施方式】
[0038] 应当理解，W下公开内容提供了许多用于实现本发明的不同特征的许多不同实施 例或实例。下面描述了组件和布置的具体实例W简化本发明。当然，运些仅仅是实例，而不 旨在限制本发明。例如，在第二部件上方或者之上形成第一部件可W包括第一部件和第二 部件W直接接触的方式形成的实施例，且也可W包括在第一部件和第二部件之间可W形成 额外的部件，从而使得第一部件和第二部件可W不直接接触的实施例。此外，本发明可W在 各个实例中重复参考标号和/或字符。运种重复是为了简化和清楚的目的，并且其本身并 不表示所论述的实施例和/或结构之间的关系。
[0039] 另外，为便于描述，本文中可W使用诸如"在…之下"、"在…下方"、"下"、"在…之 上"、"上"等的空间相对位置术语，W描述如图中所示的一个元件或部件与另一个（另一些） 元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操 作中的不同方位。装置可WW其他方式定向（旋转90度或在其他方位上），并且因此可W 对本文中使用的空间相对位置描述符可W同样地作出相应的解释。
[0040] 根据本发明的一些实施例提供了用于形成半导体结构的方法的实施例。该半导体 结构包括源极/漏极结构，W及在源极漏极结构上方形成的金属化层。金属化层可W通过 W下方法形成：在源极/漏极结构上方形成金属层，退火金属层W与源极/漏极结构反应W 形成金属化层，W及去除金属化层上方的未反应的金属层。此外，蚀刻剂可用于去除未反应 的金属层。
[0041] 图IA至图化是根据一些实施例的形成半导体结构100的各个阶段的截面图。如 图IA所示，根据一些实施例，提供衬底102。衬底102可W是诸如娃晶圆的半导体晶圆。可 选地或额外地，衬底102可W包括元素半导体材料、化合物半导体材料和/或合金半导体材 料。元素半导体材料的实例可W是但不限于晶体娃、多晶娃、非晶娃、错和/或金刚石。化合 物半导体的材料的实例可W是但不限于碳化娃、神化嫁、憐化嫁、憐化铜、神化铜和/或錬 化铜。合金半导体材料的实例可W是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP 和 / 或 GaInAsP。
[0042] 此外，衬底102可W包括诸如渗杂区、层间电介质（ILD)层、导电部件和/或隔离 结构的结构。此外，衬底102还可W包括将被图案化的单个或多个材料层。例如，该材料层 可W包括娃层、介电层和/或渗杂的多晶娃层。
[0043] 如图IA所示，根据一些实施例中，在衬底102上方形成介电层104和掩模层106， W及在掩模层106上方形成光敏层108。介电层104可W用作衬底102和掩模层106之间 的粘合层。此外，介电层104也可W用作用于蚀刻掩模层106的蚀刻停止层。在一些实施 例中，介电层104是由氧化娃制造的。可W通过使用热氧化工艺形成介电层104,但是在一 些其他实施例中，可W使用其他沉积工艺。
[0044] 掩模层106可在随后的光刻工艺用作硬掩模。在一些实施例中，掩模层106由氮 化娃制造。可W使用低压化学汽相淀积（LPCVD)或等离子体增强化学汽相沉积（PECVD)来 形成掩模层106,但是在一些其他实施例中，也可W使用其他沉积工艺。
[0045] 接下来，如图IB所示，根据一些实施例，通过穿过光敏层108依次蚀刻掩模层106、 介电层104和衬底102来形成第一罐结构IlOa和第二罐结构110b。之后，去除光敏层108。
[0046] 如图IC所示，根据一些实施例，在形成第一罐结构IlOa和第二罐结构11化之后， 在衬底102上方形成绝缘层112 W覆盖第一罐结构IlOa和第二罐结构110b。在一些实施 例中，绝缘层112由氧化娃、氮化娃、氮氧化娃、氣渗杂的娃酸盐玻璃（FSG)或其他低k介电 材料制造。可W通过使用高密度等离子体（皿巧CVD工艺形成绝缘层112,但是在其他实施 例中可W使用其他沉积工艺。
[0047] 如图ID所示，根据一些实施例，在形成绝缘层112之后，去除绝缘层112的顶部、 掩模层106和介电层104 W暴露第一罐结构IlOa和第二罐结构11化的顶面。在一些实施 例中，实施化学机械抛光（CMP)工艺。 W48] 接下来，如图IE所示，根据一些实施例，使绝缘层112凹进W在第一罐结构IlOa 和第二罐结构11化周围形成浅沟槽隔离结构114。可W通过湿蚀刻工艺或干蚀刻工艺使绝 缘层112凹进。
[0049] 之后，根据一些实施例，可W在第一罐结构IlOa和第二罐结构11化上方形成栅极 结构（未在图IF中示出）。栅极结构可W形成为横跨第一罐结构IlOa和第二罐结构11化 并且在浅沟槽隔离结构114上方延伸。在一些实施例中，该栅极结构由多晶娃制造。在一 些实施例中，该栅极结构是之后将被金属栅极结构代替的伪栅极结构。
[0050] 如图IF所示，根据一些实施例，在形成栅极结构之后，蚀刻第一罐结构IlOa的一 部分W形成第一凹槽122a W及蚀刻第二罐结构11化的一部分W形成第二凹槽122b。在一 些实施例中，两个第一凹槽122a形成在邻近栅极结构的第一罐结构1 IOa的相对两侧上，并 且两个第二凹槽12化形成在邻近栅极结构的第二罐结构11化的相对两侧上。在一些实施 例中，根据一些实施例，第一凹槽122a和第二凹槽12化的顶面低于浅沟槽隔离结构114的 顶面。
[0051] 如图IG所示，根据一些实施例，在形成第一凹槽122a和第二凹槽12化之后，在衬 底102的第一罐结构IlOa上方的第一凹槽122a中形成第一源极/漏极结构124曰，W及在 衬底102的第二罐结构11化上方的第二凹槽12化中形成第二源极/漏极结构124b。在一 些实施例中，第一源极/漏极结构124a和第二源极/漏极结构124b是位于衬底102上方 的具有金刚石形结构的突起的源极/漏极结构。
[0052] 可W通过外延（epi)工艺，通过在第一凹槽122a和第二凹槽122b中生长应变材 料来形成第一源极/漏极结构124a和第二源极/漏极结构124b。在一些实施例中，第一 源极 / 漏极结构 124a 由 GaAs、InAs、InGaAs、InAlAs、InP、InAlP、InN、GaN、InGaN、InGaP、 GaSb、In訊或InAsSbP制造。在一些实施例中，第二源极/漏极结构124b由GaAs、InAs、 InGaAs、InAlAs、InP、InAlP、InN、GaN、InGaN、InGaP、GaSb、In訊或 InAsSbP 制造。
[0053] 在一些实施例中，第一源极/漏极结构124a和第二源极/漏极结构124b由不同的 材料制造。在一些实施例中，第一源极/漏极结构124a是由IIIA-VA族合金制造的，并且 第二源极/漏极结构124b是由IVA族元素或IVA族合金制造的。在一些实施例中，第一源 极 / 漏极结构是由 GaAs、InAs、InGaAs、InAlAs、InP、InAlP、InN、GaN、InGaN、InGaP、GaSb、 In訊或InAsSbP制造的，并且第二源极/漏极结构124b是由Ge或SiGe制造的。
[0054] 如图IH所示，根据一些实施例，在形成第一源极/漏极结构124a和第二源极/漏 极结构124b之后，分别在第一源极/漏极结构124a和第二源极/漏极结构124b上方形成 第一金属层126a和第二金属层126b。在一些实施例中，通过在衬底102上方形成金属层W 覆盖第一源极/漏极结构124a和第二源极/漏极结构124b的顶面来形成第一金属层126a 和第二金属层126b。此外，如图IH所示，根据一些实施例，也可W在浅沟槽隔离结构114的 顶面上方形成金属层的部分126c。在一些实施例中，第一金属层126a和第二金属层12化 由相同的材料制造。在一些实施例中，第一金属层126a和第二金属层12化由化、Co、Mo、 Ti、Al、Sn、Pd、Pt、Au、Ag 或化制造。 阳化日]如图II所示，根据一些实施例，在形成第一金属层126a和第二金属层12化之后， 实施退火工艺W形成第一金属化层128a和第二金属化层128b。更具体地，在退火工艺期 间，与第一源极/漏极结构124a直接接触的第一金属层126a的底部与第一源极/漏极结 构124a的顶面反应W形成第一金属化层128a。相应地，在第一源极/漏极结构124a上形 成第一金属化层128a。例如，如果第一源极/漏极结构124a由诸如InAs的III-VA族合金 制造，并且第一金属层126a由Ni制造，则产生的第一金属化层128a将由NiInAs制造。
[0056] 同样，在退火工艺期间，与第二源极/漏极结构124b直接接触的第二金属层12化 的底部与第二源极/漏极结构124b的顶面反应W形成第二金属化层128b。因此，在第二源 极/漏极结构124b上形成第二金属化层128b。例如，如果第二源极/漏极结构124b由诸 如Ge的IVA族元素或IVA族合金制造，并且第二金属层12化由Ni制造，则产生的第二金 属化层128b将由NiGe制造。
[0057] 用于形成第一金属化层128a和第二金属化层128b的示例性材料包括但不限 于 NiGe、NiSiGe、NiInGaAs、CoInAs、TiInGaAs、TiGe、NizGe、NiGez、TiGez、TizGe、NilnAs、 TilnAs、化zInAs、TizInAs、CozInAs、化GaAs、化zGaAs、TiGaAs、CoGaAs 等。
[0058] 在一些实施例中，在不大于400°C的溫度下实施退火工艺。如果退火工艺在太高的 溫度下实施，则产生的诸如由NiInAs制造的金属化层可能是热不稳定和分凝的，从而导致 源极/漏极结构和金属化层之间的粗糖的界面。在一些实施例中，退火工艺是快速热退火 脚'A)工艺。
[0059] 如图IJ所示，根据一些实施例，在形成第一金属化层128a和第二金属化层128b 之后，实施蚀刻工艺129 W去除金属层的未反应部分。此外，在蚀刻工艺129期间，也去除 部分126c。蚀刻工艺129包括使用蚀刻剂。
[0060] 在一些实施例中，在蚀刻工艺129中使用的蚀刻剂包括HF和碳酸丙締醋（PC)。在 一些实施例中，在蚀刻剂中HF与碳酸丙締醋的体积比在从约1:10至约1:10000的范围内。 在蚀刻剂中使用的HF可W是HF溶液。在一些实施例中，HF溶液的浓度为49% (在水中）。 因此，如果蚀刻剂不含足够量的碳酸丙締醋，则蚀刻剂的很大比例将是水，从而导致降低蚀 刻选择性。
[0061] 在一些实施例中，在蚀刻工艺129期间，第一金属层126a的未反应部分的蚀刻速 率比第一金属化层128a的蚀刻速率至少大20倍。也就是说，在蚀刻工艺129中，第一金属 层126a的未反应部分的蚀刻速率与第一金属化层128a的蚀刻速率的比率大于20。由于 蚀刻剂针对第一金属层126a的未反应部分和第一金属化层128a具有良好的选择性，因此 通过使用该蚀刻剂，可W去除第一金属层126a的未反应部分但是将不去除第一金属化层 128a〇
[0062] 此外，根据一些实施例，在蚀刻工艺129期间，第二金属层12化的未反应部分的蚀 刻速率比第二金属化层128b的蚀刻速率至少大20倍。也就是说，蚀刻剂针对第二金属层 12化的未反应部分和第二金属化层128b也具有良好的选择性。因此通过使用该蚀刻剂，可 W去除第二金属层12化的未反应部分，但是将不去除第二金属化层128b。在一些实施例 中，在从约20°C至约150°C的溫度范围内实施该蚀刻工艺。
[0063] 此外，相对于介电材料（例如，Si〇2或SiN)，蚀刻剂对金属层（例如，第一金属层 126a和第二金属层12化）的蚀刻选择性较高。在一些实施例中，Ni的蚀刻速率与Si化或 SiN的蚀刻速率的比率大于20。因此，即使当存在诸如间隔件、层间介电层或浅沟槽隔离结 构的其他介电结构时，也可W实施蚀刻工艺129。
[0064] 在一些实施例中，第一源极/漏极结构124a和第二源极/漏极结构由不同的材料 制造。例如，第一源极/漏极结构124a可W由InAs制造，并且第二源极/漏极结构可W由 Ge制造。此夕F，金属层可W由Ni制造。因此，第一金属化层128a可W由化InAs审雌并且 第二金属化层128b可W由NiGe制造。对第一金属层126a和第二金属层12化实施蚀刻工 艺129 W去除第一金属层126a和第二金属层12化的未反应部分。在一些实施例中，在蚀 刻剂中HF与碳酸丙締醋的体积比在从约1:50至约1:200的范围内。在一些实施例中，在 从约50°C至约100°C的溫度范围内实施该蚀刻工艺。如上所述，虽然第一金属化层128a和 第二金属化层128b由不同的材料制造，但是在蚀刻工艺129中使用的蚀刻剂对第一金属层 126a和第一金属化层128a可W具有较大的蚀刻选择性，并且针对第二金属层12化和第二 金属化层128b也具有较大的蚀刻选择性。 阳0化]如图化所示，根据一些实施例，在形成第一金属化层128a和第二金属化层128b 之后，在衬底102上方形成层间介电（ILD)层132。此外，第一源极/漏极结构124a、第二 源极漏极结构124b和浅沟槽隔离结构114全部由层间介电层132覆盖。
[0066] 层间介电层132可W包括由多种介电材料制造的多层，多种介电材料诸如氧化 娃、氮化娃、氮氧化娃、憐娃酸盐玻璃（PSG)、棚憐娃酸盐玻璃度PSG)、低k介电材料和/或 其他适用的介电材料。低k介电材料的实例包括但不限于氣化娃酸盐玻璃（FSG)、碳渗杂的 氧化娃、氣化非晶碳、聚对二甲苯、双苯并环下締度CB)或聚酷亚胺。可W通过化学汽相沉 积（CVD)、物理汽相沉积（PVD)、原子层沉积（ALD)、旋涂或其他适用的工艺形成层间介电层 132。
[0067] 如图化所示，根据一些实施例，在形成层间介电层132之后，形成穿过层间介电层 132的第一接触件134a和第二接触件134b。可W通过在位于第一源极/漏极结构124a和 第二源极/漏极结构124b上方的层间介电层132中形成接触沟槽W及通过导电材料填充 接触沟槽来形成第一接触件134a和第二接触件134b。
[0068] 在一些实施例中，用于制造第一接触件134a和第二接触件134b的导电材料包括 侣（Al)、铜（Cu)、鹤（W)、铁（Ti)、粗（Ta)、氮化铁（TiN)、氮化粗（TaN)、娃化儀（NiSi)、娃 化钻（CoSi)、碳化粗（TaC)、氮化娃粗（TaSiN)、碳氮化粗（TaCN)、铁侣（TiAl)、氮化铁侣 (TiAlN)、其他适用的导电材料或它们的组合。在一些实施例中，第一接触件134a和第二接 触件134b包括氮化铁层和形成在氮化铁层上方的鹤。 W例此外，第一接触件134a和第二接触件134b还可W包括衬垫和/或阻挡层。例如， 可W在接触沟槽的底部和侧壁上形成衬垫（未示出）。衬垫可W由氮化娃制造，但是可W 可选地使用任何其他适用的电介质。可W使用等离子体增强化学汽相沉积（PECVD)工艺形 成衬垫，但是可W可选地使用诸如物理汽相沉积或热工艺的其他适用的工艺。阻挡层（未 示出）可W形成在衬垫（如果存在）上方并且可W覆盖开口的侧壁和底部。可W使用诸如 化学汽相沉积（CVD)、物理汽相沉积（PVD)、等离子体增强CVD(PECVD)、等离子体增强的物 理汽相沉积（PEPVD)、原子层沉积（ALD)或任何其他适用的沉积工艺的工艺来形成阻挡层。 阻挡层可W由氮化粗制造，但是也可W使用诸如粗、铁、氮化铁等的其他材料。
[0070] 图2是根据一些实施例的通过W上描述的图IA至图化中示出的工艺形成的半导 体结构100的立体图。半导体结构100包括在衬底102上方形成的第一罐结构IlOa和第 二罐结构11化W及金属栅极结构240形成为横跨第一罐结构IlOa和第二罐结构11化。如 前所述，在形成第一源极/漏极结构124a和第二源极/漏极结构124b之前，可W形成诸如 伪栅极结构的栅极结构，并且在形成层间介电层132之后，可W用金属栅极结构240代替栅 极结构。此外，根据一些实施例，在金属栅极结构240的侧壁上形成间隔件241。 阳071] 在一些实施例中，间隔件241由氮化娃、氧化娃、氮氧化娃、碳化娃或其他适用的 介电材料制造。间隔件241可W包括单层或多层。 阳072] 在一些实施例中，金属栅极结构240包括栅极介电层242、功函金属层244和金 属栅电极层246。在一些实施例中，栅极介电层242由高K介电材料制造。高K介电材 料的实例可W包括但不限于氧化给化f〇2)、氧化给娃化fSiO)、氮氧化给娃化fSiON)、氧 化给粗化巧曰0)、氧化给铁化巧iO)、氧化给错化fZrO)、金属氧化物、金属氮化物、金属娃 酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属娃酸盐、金属的氮氧化物、金属侣酸盐、 娃酸错、侣酸错、氧化娃、氮化娃、氮氧化娃、氧化错、氧化铁、氧化侣或二氧化给-氧化侣 (Hf〇2-Al2〇3)合金。 阳073] 根据一些实施例，在栅极介电层242上方形成功函金属层244。功函金属层244可 定制为具有适当的功函数。例如，如果期望用于PMOS器件的P型功函金属（P型金属），则 可W使用TiN、WN或W。另一方面，如果期望用于NMOS器件的N型功函金属（N型金属），则 可 W使用 TiAl、TiAlN 或 hCN。 阳074] 根据一些实施例，在功函金属层244上方形成金属栅电极层246。在一些实施 例中，金属栅电极层246由诸如侣、铜、鹤、铁、粗、氮化铁、氮化粗、娃化儀、娃化钻、化C、 化SiN、化CN、TiAl、TiAlN或其他适用的材料的导电材料制造。可W通过任何适用的工艺形 成任何合适厚度的栅极介电层242、功函金属层244和金属栅电极层246。
[00巧]应该指出的是，可W在栅极介电层242、功函金属层244和金属栅电极层246之上 和/或之下形成额外的层，诸如衬垫层、界面层、晶种层、粘合层、阻挡层等。此外，栅极介电 层242、功函金属层244和金属栅电极层246可W由一种或多种材料制造和/或可W包括一 个或多个层。
[0076] 此外，应该指出的是，第一罐结构IlOa和第二罐结构11化可W形成为彼此邻近或 可W具有在它们之间形成的额外的结构，并且不旨在限制本发明的范围。
[0077] 图3A至图3E是根据一些实施例的形成半导体结构100'的各个阶段的截面图。用 于形成半导体结构100'的一些方法和材料与用于形成图IA至图化示出的半导体结构100 的那些方法和材料类似或相同，并且本文中不再重复。
[0078] 更具体地，在图IA至图IG中示出的W及先前描述的方法和材料也可W用于形成 半导体结构100'。然而，如图3A所示，根据一些实施例，在形成第一源极/漏极结构124a 和第二源极/漏极结构124b (如图IG所示）之后，但是在形成第一金属层126a和第二金 属层12化之前，形成层间介电层132 W覆盖衬底102上方的第一源极/漏极结构124a和 第二源极/漏极结构124b。
[0079] 如图3A所示，根据一些实施例，在形成层间介电层132之后，分别在第一源极/漏 极结构124a和第二源极/漏极结构124b上方的层间介电层132中形成第一接触沟槽326a 和第二接触沟槽32化。可W通过蚀刻工艺形成第一接触沟槽326a和第二接触沟槽32化。
[0080] 如图3A所示，通过第一接触沟槽326a暴露第一源极/漏极结构124a，和通过第二 接触沟槽32化暴露第二源极/漏极结构124b。接下来，如图3B所示，根据一些实施例，在 第一源极/漏极结构124a上方形成第一金属层126a W及在第二源极/漏极结构124b上 方形成第二金属层126b。在一些实施例中，通过相同的沉积工艺形成第一金属层126a和第 二金属层12化。
[0081] 在形成第一金属层126a和第二金属层12化之后，实施类似于在图IH至图化中 示出并且先前描述的工艺。更具体地，如图3C所示，根据一些实施例，实施退火工艺W形成 第一金属化层128a和第二金属化层128b。
[0082] 如图3D所示，根据一些实施例，在形成第一金属化层128a和第二金属化层128b 之后，实施蚀刻工艺129 W去除第一金属层126a和第二金属层12化的未反应部分。如前 所述，在蚀刻工艺129中使用的蚀刻剂包括HF和碳酸丙締醋，并且蚀刻剂相对于第一金属 化层128a和第二金属化层128b，对第一金属层126a和第二金属层12化的未反应部分拥有 大的蚀刻选择性。因此，可W完全地去除第一金属层126a和第二金属层12化的未反应部 分。
[0083] 此外，由于蚀刻剂相对于诸如Si化和SiN的介电材料，对第一金属层126a和第二 金属层12化的未反应部分也拥有大的蚀刻选择性，因此，可W减小对层间介电层132和浅 沟槽隔离结构114的损坏。
[0084] 接下来，如图3E所示，根据一些实施例，在第一接触沟槽326a中形成第一接触件 134a W及在第二接触沟槽32化中形成第二接触件134b。
[00化]虽然接触件和金属化层形成在前面描述的半导体结构100和100'的第一源极/ 漏极结构124a和第二源极/漏极结构124b上，但是接触件和金属化层仅仅是用于更好地 理解本发明的概念的实例。图4是根据一些实施例的半导体结构100"的截面图。半导体 结构100"可W与图IA至图3E中示出的半导体结构100和100'类似或相同，除了仅在第 一源极/漏极结构124a上形成第一接触件134a外。如图4所示，第一接触件134a形成为 与第一源极/漏极结构124a接触，但是在第二源极/漏极结构124b上不形成接触件或金 属化层。
[0086] 应该指出的是，虽然在图IA至图4中示出的半导体结构是罐式场效应晶体管 (FinFET)，但是不旨在限制本发明的概念。例如，诸如蚀刻工艺129的W上描述的方法和材 料也可W用于形成平面金属氧化物半导体场效应晶体管（平面M0SFET)或纳米线场效应晶 体管。
[0087] 图5是根据一些实施例的纳米线场效应晶体管500的截面图。纳米线场效应晶体 管500包括纳米线结构510,并且纳米线结构510包括源极结构524'和漏极结构524"。在 一些实施例中，漏极结构524"具有与前文描述的第一源极/漏极结构124a和第二源极/ 漏极结构124b类似的金刚石形结构。在一些实施例中，源极结构524'和漏极结构524"是 纳米线结构510中的突起的源极/漏极结构。
[0088] 根据一些实施例，在漏极结构524"上方形成金属化层528。金属化层528可W与 前文描述的第一金属化层128a和第二金属化层128b相同或类似。例如，也可W通过在漏 极结构524"上方形成金属层，对金属层进行退火，通过使用蚀刻剂去除金属层的未反应部 分来形成金属化层528。用于去除金属层的未反应部分的蚀刻剂可W与在前文描述的蚀刻 工艺129中使用的蚀刻剂相同。
[0089] 如图5所示，根据一些实施例，在形成金属化层528之后，在位于漏极结构524"上 方的金属化层528上方形成接触件538。接触件538可W与前文描述的第一接触件138a和 第二接触件138b相同或类似。在一些实施例中，接触件538是漏极焊盘。
[0090] 如图5所示，纳米线场效应晶体管结构500还包括邻近源极结构524'形成的诸如 娃化物的源极间隔件540和源极金属化层542。此外，纳米线结构510的设置在源极结构 524'和漏极结构524"之间的沟道区被中间层544、高k介电层546和金属栅极结构548围 绕。漏极间隔件550形成为邻近漏极结构524"，并且栅极间隔件552形成为邻近金属栅极 结构548。
[0091] 应该指出的是，为了清楚W便更好地示出本发明的概念，已经简化了图IA至图5。 可W将额外的部件添加至半导体结构100、100'、100"和纳米线场效应晶体管结构500,并 且在其他实施例中，可W替代或消除上文描述的一些部件。
[0092] 如前所述，在蚀刻工艺129中，使用包括HF和碳酸丙締醋的蚀刻剂。与使用基于 水的酸（例如，肥1、H2SO4和HNO 3)相比，蚀刻剂对金属层（例如，第一金属层126a和第二 金属层126b)和金属化层（例如，第一金属化层128a和第二金属化层128b)拥有相对高的 蚀刻选择性。因此，可W完全地去除未反应的金属层。
[0093] 应该指出的是，虽然高蚀刻选择性将未反应的金属层能够完全去除。也考虑金属 化层的蚀刻速率。更具体地，金属化层的蚀刻速率应当足够小，从而可W避免金属化层的去 除。例如，虽然浓盐酸（36%)对Ni和NiInAs拥有相对高的蚀刻选择性，但是由于NiInAs 的蚀刻速率仍然太高，因此在去除未反应的Ni层的蚀刻工艺中不适合使用浓盐酸（36% )。 然而，在蚀刻工艺129中使用的蚀刻剂对金属层和金属化层拥有较大的蚀刻选择性，并且 金属化层的蚀刻速率低。因此，包括HF和碳酸丙締醋的蚀刻剂可W用于去除未反应的金属 层而不去除过多的金属化层。
[0094] 此外，在蚀刻工艺129中使用的蚀刻剂的溶剂是碳酸丙締醋，其是一种有机溶剂。 碳酸丙締醋的使用可W防止诸如SiN或Si化的介电材料被蚀刻剂蚀刻。因此，相对于介电 元件（诸如层间介电层132和浅沟槽隔离结构114)，蚀刻剂也可W对金属层的未反应部分 拥有较大的蚀刻选择性。结果，即使当介电元件也存在于结构中时，也可W实施蚀刻工艺 129。
[0095] 然而，应该指出的是，并不是所有的有机溶剂可W达到同样的结果。例如，诸如二 甲基亚讽值MS0)的有机溶剂可W在金属层（诸如Ni层）上方形成保护层，并且因此，金属 层在HF/DSM0中的蚀刻速率可W非常差。
[0096] 此外，蚀刻剂适用于IIIA-VA族合金和IVA族元素（或合金）。因此，当半导体结构 包括两组源极/漏极结构（例如，第一源极/漏极结构124a和第二源极/漏极结构124b) 时，两个金属层的未反应部分均可W在同一蚀刻工艺129中去除。结果，不需要复杂的掩蔽 和蚀刻工艺，并且降低了形成结构的成本。
[0097] 相应地，可W在位于源极/漏极结构（例如，第一源极/漏极结构124a和第二源 极/漏极结构124b)上方的金属化层（例如，第一金属化层128a和第二金属化层128b)上 方形成自对准接触件（例如，第一接触件134a和第二接触件134b)。此外，蚀刻剂是环境友 好的并且具有更少的安全和浪费问题。此外，可W在原来的制造工艺中容易地实现蚀刻工 艺129而不需要实施复杂的工艺或使用不寻常的化学品。因此，可W降低制造成本。
[0098] 提供了一种用于形成半导体结构的实施例。该半导体结构包括源极/漏极结构、 形成在源极/漏极结构上方的金属化层和形成在金属化层上方的接触件。通过在源极/ 漏极结构上方形成金属层，退火金属层W及去除未反应的金属层来形成金属化层。通过使 用包括HF和碳酸丙締醋的蚀刻剂的蚀刻工艺来去除未反应的金属层。蚀刻剂针对金属层 和金属化层具有良好的选择性，并且因此通过实施蚀刻工艺可W完全地去除未反应的金属 层。
[0099] 在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构 的方法包括：在衬底上方形成源极/漏极结构W及在源极/漏极结构上形成金属层。用于 制造半导体结构的方法还包括：使金属层的一部分与源极/漏极结构反应W在源极/漏极 结构上形成金属化层。用于制造半导体结构的方法还包括通过蚀刻工艺去除位于金属化层 上的金属层的未反应部分。此外，蚀刻工艺包括使用包含HF和碳酸丙締醋的蚀刻剂，并且 在蚀刻剂中HF与碳酸丙締醋的体积比在从约1 :10至约1:10000的范围内。
[0100] 在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构 的方法包括在衬底上方形成源极/漏极结构W及在源极/漏极结构上方形成金属层。用于 制造半导体结构的方法还包括：实施退火工艺W使金属层的一部分与源极/漏极结构反应 W在源极/漏极结构上形成金属化层。用于制造半导体结构的方法还包括通过蚀刻工艺去 除位于金属化层上的金属层的未反应部分W及在金属化层上方形成接触件。此外，蚀刻工 艺包括使用包含HF和碳酸丙締醋的蚀刻剂，并且在蚀刻剂中HF与碳酸丙締醋的体积比在 从约1 :50至约1:200的范围内。 阳101] 在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构 的方法包括在衬底上方形成第一源极/漏极结构，并且第一源极/漏极结构由IIIA-VA族 合金制造。用于制造半导体结构的方法还包括在衬底上方形成第二源极/漏极结构，并且 第二源极/漏极结构由IVA族元素或IVA族合金制造。用于制造半导体结构的方法还包括 在第一源极/漏极结构上方形成第一金属层和在第二源极/漏极结构上方形成第二金属 层。用于制造半导体结构的方法还包括实施退火工艺，从而使第一金属层的一部分与第一 源极/漏极结构反应W在第一源极/漏极结构上形成第一金属化层W及使第二金属层的 一部分与第二源极/漏极结构反应W在第二源极/漏极结构上形成第二金属化层。用于制 造半导体结构的方法还包括实施蚀刻工艺W去除位于第一金属化层上的第一金属层的未 反应部分和位于第二金属化层上的第二金属层的未反应部分。此外，蚀刻工艺包括使用包 含HF和碳酸丙締醋的蚀刻剂，并且在蚀刻剂中HF与碳酸丙締醋的体积比在从约1 :50至约 1:200的范围内。 阳102] 对比实例1至实例5 阳103] 提供由Si制造的毯式晶圆。通过外延生长工艺在毯式晶圆上方形成InAs层。在 形成InAs层之后，在InAs层上沉积Ni层。对Ni层实施退火工艺W形成NiInAs层。在退 火工艺之后，在70°C下实施蚀刻工艺W去除未反应的Ni层。在对比实例1至实例5中使用 不同的蚀刻剂。在表1中示出了在蚀刻工艺中使用的蚀刻剂。
[0104]表 1 阳1化]
阳106] 实例1 阳107] 提供由Si制造的毯式晶圆。通过外延生长工艺在毯式晶圆上方形成InAs层。在 形成InAs层之后，在InAs层上沉积Ni层。对Ni层实施退火工艺W形成NiInAs层。在退 火工艺之后，在7(TC下实施蚀刻工艺W去除未反应的Ni层。在蚀刻工艺中使用的蚀刻剂包 括HF (49 % )和碳酸丙締醋（PC)。HF与PC的体积比为1:100。 阳108] 溶剂影响
[0109] 图6示出了在对比实例1至对比实例3中的蚀刻速率和Ni-NiInAs蚀刻选择性。 在蚀刻工艺之后，通过X射线巧光狂R巧测量Ni层和NiInAs层的厚度，并且相应地计算蚀 刻速率。如图6所示，在蚀刻工艺中，由碳酸丙締醋（PC)、碳酸乙締醋巧C)或二甲基亚讽 值MS0)稀释H2SO4,并且Ni的蚀刻速率随着溶剂的供体数量的增加而减小。在对比实例1 至3中，H2SO4/PC对Ni层和NiInAs层具有最好的蚀刻选择性。然而，蚀刻选择性仍然不够 高。此外，H2SO4/DMSO针对Ni层和NiInAs层均具有较差的蚀刻速率。
[0110] 通过电化学伏安法进一步检测该结果。更具体地，H2SO4/PC和H2SO4/DMSO用作电 解液。工作电极（WE)是Ni (在Si上）。在对电极（C巧和参比电极（RE)之间施加电压。 抽取电流。在室溫下实施反应。 阳11U 图7示出了当使用H2SO4/PC或H2SO4/DMSO作为其电解液时的电流密度。如图7所 示，当使用H2SO4/DMSO时，阳极电流被抑制在DMSO中。结果表明，由于DMSO分子的较高的 供体数量（30) ,Ni表面被DMSO分子纯化。因此，Ni的蚀刻速率在H2SO4/DMSO中相对较低。 [0112] 另一方面，当使用H2SO4/PC时，产生的电流密度相对高。旨P，在该工艺期间，阳极地 蚀刻Ni。 阳113] 抑影响
[0114] 图8示出了在对比实例4和对比实例5 W及实例1中的蚀刻速率和Ni-NiInAs蚀 刻选择性。在蚀刻工艺之后，通过XRF测量Ni层和NiInAs层的厚度，并且相应地计算蚀刻 速率。如图8所示，在蚀刻工艺中，使用PC稀释H2SO4、HF和BHF。 阳115] 如图8所示，硫酸是强酸，并且Ni层的蚀刻速率很高。然而，NiInAs层在H2SO4中 的蚀刻速率太高。另一方面，虽然NiInAs层在BHF中的蚀刻速率非常低，但是Ni层在BHF 中的蚀刻速率也太低而无法去除Ni层。 阳116] 因此，HF/PC对Ni层和NiInAs层具有最好的蚀刻选择性。此外，在HF/PC中的蚀 刻选择性大于100,运足够高W去除在图IA至图5中示出并且前文描述的金属化层上方的 未反应的金属层。
[0117] 不同材料的蚀刻速率
[0118] 提供由Si制造的毯式晶圆。在晶圆上沉积材料层。材料层是Ni层、Si〇2层或SiN 层。在7(TC下实施蚀刻工艺W蚀刻材料层。蚀刻工艺包括使用表2中示出的体积比的HF/ PC。
[0119] 表 2 阳 120]
阳12。 图9示出了不同材料层在不同体积比的HF/PC中的蚀刻速率。在蚀刻工艺之后， 通过楠偏仪测量材料层的厚度，并且相应地计算蚀刻速率。如图9所示，当HF与PC的比率 为1:100或1:200时，蚀刻剂在Ni和Si〇2 (或SiN)之间具有相对高的蚀刻选择性。
[0122] 如前所述，由于HF/PC对Ni和NiInAs具有较大的选择性，因此它在蚀刻工艺中可 W用作蚀刻剂W去除金属化层上方的未反应的金属层。然而，在蚀刻工艺期间，诸如Si〇2和 SiN层的其他材料层也可W与蚀刻剂接触。因此，也要关注Ni、Si〇2和SiN层之间的蚀刻选 择性。如图9所示，已经发现HF/PC也可W应用于需要相对较高的Ni和Si〇2(或SiN)蚀 刻选择性的蚀刻工艺。 阳123] 不同溫度的蚀刻速率
[0124] 提供由Si制造的毯式晶圆。在晶圆上沉积材料层。材料层是Ni层、Si〇2层或SiN 层。在25°C、50°C或75°C下实施蚀刻工艺W蚀刻材料层。蚀刻工艺包括使用HF/PC(1:100)。 阳12引图10示出了处于不同蚀刻溫度下的HF/PC(l:l〇〇)中的Ni层、Si〇2层或SiN层的 蚀刻速率。如图10所示，相比于Si〇2层或SiN层的蚀刻剂速率，Ni层的蚀刻剂速率对溫度 更敏感。因此，当溫度升高时，Ni层的蚀刻剂速率增加，但是Si化层或SiN层的蚀刻剂速率 不增加。因此，当在超过50°C的溫度下实施蚀刻工艺时，蚀刻剂对Ni和Si〇2(或SiN)具有 相对较高的蚀刻选择性。 阳1%] 方位和退火溫度影响 阳127] 提供InAs块状晶圆（100)和InAs块状晶圆（111)。在InAs块状晶圆（100)和 InAs块状晶圆（111)上沉积Ni层。对Ni层实施快速热退火（RTA)工艺W形成NiInAs层。 在200°C或300°C下实施退火工艺。在退火工艺之后，在70°C下实施蚀刻工艺W去除未反应 的Ni层。在蚀刻工艺中使用的蚀刻剂包括HF/PC或肥1/&0。HF与PC的体积比为1:100， 并且肥1与&0的体积比为1:10。在蚀刻工艺之后，通过邸F测量材料层的厚度，并且相应 地计算蚀刻速率。在表3中示出了结果。 阳128] 检测了具有不同方位的Ni和NiInAs的蚀刻速率，并且肥1/&0用作蚀刻剂的对比 实例。如表3所示，当肥1/&0用作蚀刻剂时，NiInAs的蚀刻速率非常高，并且因此相对于 NiInAs,Ni的蚀刻选择性非常差。另一方面，当HF/PC作为蚀刻剂时，虽然由于衬底的方位 差异，Ni和NiInAs的蚀刻速率已经变化，但是NiInAs的蚀刻速率仍然相对低。因此相对 于NiInAs,Ni的蚀刻选择性仍然高。因此，即使衬底的方位可能不同，但是在蚀刻工艺中可 W使用HF/PC，HF/PC具有相对于NiInAs的Ni的良好的蚀刻选择性。 阳129] 此外，如表3所示，NiInAs层的蚀刻速率不受退火溫度的影响。通过透射电子显 微镜（TEM)(未示出）进一步分析了所产生的结构。已经发现，当将HF/PC用作蚀刻剂时， 当在低于300°C的溫度下实施退火工艺时，在蚀刻工艺之后，NiInAs层展现出平滑的顶面。 此夕F，在NiInAs层和InAs层之间示出睹峭界面。
[0130] 表 3
[0131]
阳m]
[0133] 上面概述了若干实施例的特征，使得本领域技术人员可W更好地理解本发明的方 面。本领域技术人员应该理解，他们可W容易地使用本发明作为基础来设计或修改用于实 现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人 员也应该意识到，运种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精 神和范围的情况下，在此他们可W做出多种变化、替换W及改变。
【主权项】
1. 一种用于制造半导体结构的方法，包括： 在衬底上方形成源极/漏极结构； 在所述源极/漏极结构上形成金属层； 使所述金属层的部分与所述源极/漏极结构反应以在所述源极/漏极结构上形成金属 化层；以及 通过蚀刻工艺去除所述金属化层上的所述金属层的未反应部分； 其中，所述蚀刻工艺包括使用包含HF和碳酸丙烯酯的蚀刻剂，并且在所述蚀刻剂中， HF与碳酸丙烯酯的体积比在从约1 :10至约1:10000的范围内。2. 根据权利要求1所述的用于制造半导体结构的方法，其中，在从约20°C至约150Γ的 范围内的温度下实施所述蚀刻工艺。3. 根据权利要求1所述的用于制造半导体结构的方法，其中，由Ni、Co、Mo、Ti、Al、Sn、 Pd、Pt、Au、Ag或Cu制造所述金属层。4. 根据权利要求1所述的用于制造半导体结构的方法，其中，由SiGe、Ge、GaAs、InAs、 InGaAs、InAlAs、InP、InAlP、InN、GaN、InGaN、InGaP、GaSb、InSb 或 InAsSbP 制造所述源极 /漏极结构。5. 根据权利要求1所述的用于制造半导体结构的方法，其中，在所述蚀刻工艺期间，所 述金属层的未反应部分的蚀刻速率比所述金属化层的蚀刻速率大20倍。6. 根据权利要求1所述的用于制造半导体结构的方法，其中，在不大于400°C的温度 下，使所述金属层的所述部分与所述源极/漏极结构反应。7. 根据权利要求1所述的用于制造半导体结构的方法，其中，所述源极/漏极结构是在 位于所述衬底上方的鳍结构中形成的突起的源极/漏极结构。8. 根据权利要求1所述的用于制造半导体结构的方法，其中，所述源极/漏极结构是在 所述衬底上方的纳米线结构中形成的突起的源极/漏极结构。9. 一种用于制造半导体结构的方法，包括： 在衬底上方形成源极/漏极结构； 在所述源极/漏极结构上方形成金属层； 实施退火工艺从而使得所述金属层的部分与所述源极/漏极结构反应以在所述源极/ 漏极结构上形成金属化层； 通过蚀刻工艺去除位于所述金属化层上的所述金属层的未反应部分；以及 在所述金属化层上方形成接触件， 其中，所述蚀刻工艺包括使用包含HF和碳酸丙烯酯的蚀刻剂，并且在所述蚀刻剂中， HF与碳酸丙烯酯的体积比在从约1 :50至约1:200的范围内。10. -种用于制造半导体结构的方法，包括： 在衬底上方形成第一源极/漏极结构，其中，由IIIA-VA族合金制造所述第一源极/漏 极结构； 在所述衬底上方形成第二源极/漏极结构，其中，由IVA族元素或IVA族合金制造所述 第二源极/漏极结构； 在所述第一源极/漏极结构上方形成第一金属层并在所述第二源极/漏极结构上方形 成第二金属层； 实施退火工艺，从而使所述第一金属层的部分与所述第一源极/漏极结构反应以在所 述第一源极/漏极结构上形成第一金属化层，并且使所述第二金属层的部分与所述第二源 极/漏极结构反应以在所述第二源极/漏极结构上形成第二金属化层；以及 实施蚀刻工艺以去除位于所述第一金属化层上的所述第一金属层的未反应部分和位 于所述第二金属化层上的所述第二金属层的未反应部分； 其中，所述蚀刻工艺包括使用包含HF和碳酸丙烯酯的蚀刻剂，并且在所述蚀刻剂中， HF与碳酸丙烯酯的体积比在从约1 :50至约1:200的范围内。
【文档编号】H01L21/336GK105845556SQ201510372165
【公开日】2016年8月10日
【申请日】2015年6月30日
【发明人】巫凯雄, 鬼木悠丞
【申请人】台湾积体电路制造股份有限公司