阻变存储装置的制造方法
【专利摘要】一种阻变存储装置的制造方法包括：在形成有底部结构的半导体衬底上形成非晶相变材料层，以及通过低温等离子体处理过程对非晶相变材料层执行结晶。
【专利说明】
阻变存储装置的制造方法
[0001] 相关申请的交叉引用
[0002] 本申请要求2015年1月28日提交的申请号为10-2015-0013407的韩国专利申请 的优先权，其全部内容通过引用合并于此。
技术领域
[0003] 各种实施例设及一种半导体存储装置，W及更具体而言设及一种阻变存储装置的 制造方法。
【背景技术】
[0004] 非易失性存储装置根据单位存储器单元的结构或数据储存材料的类型可W包括 铁电随机存取存储器（FeRAM)、磁性RAM(MRAM)、相变RAM(PRAM)、电阻式RAM(ReRAM)、聚合 物RAM任oRAM)等。 阳〇化]在非易失性存储装置之中，阻变存储装置诸如PRAM或ReRAM是运样一种储存装 置，即数据储存材料层插入到一对电极之间，通过施加电流或电压来改变数据储存材料层 的电阻状态W储存数据。
[0006] 阻变存储装置融合诸如低成本、随机存取、高速操作、低功耗和非易失性的优势， 作为下一代存储装置而受到关注。
[0007] PRAM使用相变材料作为数据储存材料。当数据写入PRAM时，接入器件通过字线被 驱动。当电流通路经由位线沿数据储存材料形成时，相变材料的状态从结晶状态（低电阻 状态）改变为非晶状态（高电阻状态），或反之亦然。
[0008] 半导体存储装置的高集成度和小型化的需求在持续。阻变存储装置诸如PRAM也 需要满足运些需求。因此，需要一种形成超薄、超小型化、高产量、高可靠性的阻变存储装置 的技术。
【发明内容】
[0009] 根据一个实施例，提供一种制造阻变存储装置的方法。所述方法可W包括在形成 有底部结构的半导体衬底上形成非晶相变材料层，W及通过低溫等离子体处理过程对非晶 相变材料层执行结晶。
[0010] 根据一个实施例，提供一种制造阻变存储装置的方法。所述方法包括在形成有底 部结构的半导体衬底上形成非晶相变材料层，在非晶相变材料层的表面上形成覆盖层，W 及通过低溫等离子体处理过程对非晶相变材料层执行结晶。
[0011] 运些和其他特征、方面和实施例W下将在题为"【具体实施方式】"的部分描述。
【附图说明】
[0012] 本公开的上述和其他方面、特征和优点将结合附图从W下详细描述中更好的理 解，其中：
[0013] 图I是说明根据一个实施例的制造阻变存储装置的方法的流程图；
[0014] 图2至图4是说明根据一个实施例的制造阻变存储装置的方法的剖视图；
[0015] 图5是说明根据另一实施例的制造阻变存储装置的方法的流程图；
[0016] 图6和图7是说明根据实施例的制造阻变存储装置的方法的剖视图；
[0017] 图8是说明根据一个实施例的低溫等离子体处理过程的图；
[0018] 图9A至图9C是说明根据一个实施例的经由低溫等离子体处理过程的结晶原理的 图；化及
[0019] 图10是说明根据阻变存储装置的制造方法的结晶特性的图。
【具体实施方式】
[0020] 将参考附图对示例性实施例进行详细描述。在本文中结合剖视图来描述示例性实 施例，所述剖视图是示例性实施例W及中间结构的示意性图示。照此，可W想象到由于例如 制造技术和/或公差而带来的在图示形状上的变化。因此，不应将实施例解释为局限于本 文所示的各区域的特定形状，而是可W包括例如由制造产生的形状上的偏差。在附图中，可 能对各层和区域的长度和尺寸进行放大，W便于说明。附图中的相似附图标记指代相似的 元件。还要理解的是，当一层被称为在另一层或衬底"上"时，其可W是直接位于所述另一 层或衬底上，或者也可W存在中间层。还要注意的是，在本说明书中，"连接/禪接"不仅表 示一个组件直接禪接到另一个组件，而且还表示通过中间组件禪接到另一个组件。此外，只 要未明确提及，单数形式可W包括复数形式。
[0021] 在本文中结合剖视图和/或平面图来描述本发明构思，所述剖视图和/或平面图 是示例性实施例的示意性图示。然而，实施例不应局限于或解释为对本发明构思进行限制。 虽然将示出和描述一些实施例，但是本领域技术人员将理解的是，在不脱离本发明构思的 原理和精神的情况下，可W在运些示例性实施例中进行修改。
[0022] 图1是说明根据一个实施例的阻变存储装置的制造方法的流程图，通过举例PRAM 来描述所述制造方法。
[0023] 阻变存储装置例如PRAM使用相变材料作为数据储存材料。相变材料可W是例如 错-(Ge)-錬（Sb)-蹄灯e) (GST)。
[0024] 在一个实施例中，当提供形成有底部结构诸如接入器件或下电极的半导体衬底 时，可W在所述半导体衬底上形成相变材料层（SlOl)。相变材料层可WW非晶态形成。在 一个实施例中，相变材料层可W使用沉积法诸如物理气相沉积（PVD)法、原子层沉积（ALD) 法、化学气相沉积（CVD)法、或它们的组合而形成。用于相变材料层的相变材料可W是无渗 杂相变材料、渗氮（脚相变材料、渗碳（C)相变材料、渗氧（0)相变材料、或它们的组合。然 而，相变材料不局限于此。
[0025] 因为相变材料层形成为非晶态，因此在形成相变材料层之后非晶相变材料层的结 晶是必需的。在一个实施例中，为了结晶，可W执行低溫等离子体处理过程（S103)。
[00%] 低溫等离子体处理过程可W在300°C或更低的低溫、特别是130°C至300°C的范围 执行。更特别地，低溫等离子体处理过程在130°C至260°C的溫度执行。在等离子体处理中 使用惰性气体，所述惰性气体可W包括氮化e)、氣（Ar)、或化和Ar的混合气体。
[0027] 特别地，与其他元素相比化具有相对较小的原子尺寸和低反应性。当使用化执 行低溫等离子体处理过程时，等离子化的化离子深深渗透到祀膜中，即，相变材料层中，但 是等离子化的化离子不与组成相变材料层的元素发生反应。因此，相变材料层的结晶特性 可W得到改善。等离子化的化离子由于小原子尺寸而具有高渗透性，因此在大尺寸的相变 材料的结晶上具有优势。
[0028] 在一个实施例中，低溫等离子体处理过程可W是微波等离子体过程或射频（RF) 等离子体过程。当执行微波等离子体过程时，可W施加具有范围在IkW至4kW的功率的微 波。当执行用于具有大高宽比的相变材料层的结晶的RF等离子体过程时，RF等离子体的 偏置功率可W是0.1 kW至1. OkW。 W29] 在一个实施例中，在低溫等离子体处理过程期间，惰性气体的流量可W在 1000 sccm至3000sccm的范围，W及腔室内的压力可W在1托至5托的范围。
[0030] 当等离子体被不断地施加到相变材料层时，相变材料层中的电子的溫度可增加， 引起对相变材料层的热损害。为了避免运种热损害，间歇地施加等离子体。例如，将等离子 体施加时间分为多个短的周期，且可W执行循环处理。所述循环处理的详细描述将在后面 作出。
[0031] 目P，低溫等离子体处理过程可W W连续方式或循环方式执行，且总处理时间可W 控制在120秒至720秒的范围。
[0032] 当执行用于相变材料层的结晶的高溫热处理时，可引起组成相变材料层的元素的 损失，且相变材料层的成分可改变。进一步，相变材料的粗糖度恶化，W及可引起相变材料 层与上层之间的不良附着。
[003引与此相反，在本实施例中，当引入300°C或更低的低溫等离子体处理过程W使相变 材料层结晶时，可W获得具有良好粗糖度的相变材料层，而没有组成相变材料层的元素的 损失或改变。进一步，在执行结晶时相变材料层被顺利地致密化，且相变材料层的电学性能 也可W得到保证。
[0034] 相变材料层可W W各种形状形成，根据实施例的阻变存储装置的制造方法将参照 图2至图4来描述。
[0035] 图2说明W板形在半导体衬底101上形成相变材料层103。底部结构诸如接入器 件或下电极已形成于半导体衬底101中。在W非晶态形成板形相变材料层103之后，可W 通过低溫等离子体处理过程来执行板形非晶相变材料层103的结晶。低溫等离子体处理过 程的条件可W与上述条件类似。
[0036] 图3说明在形成有底部结构的半导体衬底101上形成图案化的相变材料层111。 即，图3说明在半导体衬底101上形成非晶相变材料层111和导电层、例如上电极113,并且 将其图案化。即使在形成图案化的非晶相变材料层111之后，也可W通过在与上述工艺条 件类似的工艺条件下的低溫等离子体处理过程来执行图案化的非晶相变材料层111的结 曰 曰曰O
[0037] 图4说明运样一种结构，即在层间绝缘层125中形成微孔桐，在微孔桐中形成相变 材料层，然后执行相变材料层的结晶。
[0038] 参考图4,在形成有底部结构的半导体衬底101上形成层间绝缘层125,然后将其 图案化W形成孔桐。例如，可W在通过将层间绝缘层125图案化而形成的孔桐的底部形成 导电层121。然而，导电层121的位置和形状不限于图4所示的结构。所述孔桐可W用相变 材料层123来掩埋。更具体地说，非晶相变材料层123可W填充孔桐的上部。所述孔桐可 W具有非常微小的直径或尺寸W满足PRAM的小型化和集成度的需求，因此在工艺方面掩 埋非晶相变材料可W是有利的。因为，非晶相变材料与结晶相变材料相比具有优秀的间隙 填充性能。
[0039] 在相变材料层123填充孔桐之后，对非晶相变材料层123执行低溫等离子体处理 过程，非晶相变材料层123结晶。
[0040] 如图2至图4所示，非晶相变材料层可W W各种形状形成，然后通过后续的低溫等 离子体处理过程来结晶。
[0041] 图5是说明根据另一实施例的阻变存储装置的制造方法的流程图。
[0042] 在一个实施例中，可W在形成有底部结构的半导体衬底上形成相变材料层，例如， 非晶相变材料层（S201)。然后，可W形成用于保护相变材料层的覆盖层（S203)。可W执行 低溫等离子体处理过程W使非晶相变材料层结晶（S205)。 阳043] 在一个实施例中，覆盖层可W具有IOA至WOA的厚度。覆盖层可W包括氮化娃、氧 化娃、氮氧化娃、或它们的组合物。
[0044] 在一个实施例中，相变材料层可W使用各种沉积方法诸如物理气相沉积（PVD)、原 子层沉积（ALD)和化学气相沉积（CVD)而形成。用于相变材料层的相变材料可W包括无渗 杂相变材料、渗N相变材料、渗C相变材料、渗0相变材料、或它们的组合。
[0045] 低溫等离子体处理过程可W在300°C或更低的低溫、特别是130°C至300°C的范围 执行。更特别地，低溫等离子体处理过程可W在130°C至260°C的溫度范围执行。在等离子 体处理中使用惰性气体，所述惰性气体可W包括化、Ar、或化和Ar的混合气体。
[0046] 特别地，与其他元素相比化具有相对较小的原子尺寸和低反应性。即使当覆盖层 形成在相变材料的表面上时，等离子化的化离子也可W穿过覆盖层而深深渗透到相变材 料层中，并且可W诱发相变材料层的结晶。相变材料层和覆盖层可W被致密化，因此覆盖特 性可W进一步改善。
[0047] 在一个实施例中，低溫等离子体处理过程可W是微波等离子体过程或射频（RF) 等离子体过程。当执行微波等离子体过程时，可W施加具有范围在IkW至4kW的功率的微 波。当执行RF等离子体过程时，RF的偏置可W在0.1 kW至1. OkW的范围。
[0048] 在一个实施例中，在低溫等离子体处理过程期间，惰性气体的流量可W在 1000 sccm至3000sccm的范围，W及腔室内的压力可W在1托至5托的范围。
[0049] 低溫等离子体处理过程可W W连续方式或循环方式执行，且总处理时间可W控制 在120秒至720秒的范围。
[0050] 相变材料层可WW各种形状形成，且形成相变材料层的方法将参照图6和图7进 行描述。
[0051] 图6说明W板形在半导体衬底201上形成相变材料层203。底部结构诸如接入器 件或下电极可W已形成于半导体衬底201中。在形成处于非晶态的板形相变材料层203之 后，可W在相变材料层203上形成覆盖层205。
[0052] 随后，可W执行低溫等离子体处理过程，且所述低溫等离子体处理过程的条件可 W与上述条件类似。
[0053] 相变材料层的致密化和结晶可W通过低溫等离子体处理过程获得。覆盖层205也 可W被致密化，可W制造出具有优良电学性能的PRAM。
[0054] 图7说明在形成有底部结构的半导体衬底201上形成图案化的相变材料层211。 特别地，在半导体衬底201上形成非晶相变材料层211和导电层、例如上电极213,且将其图 案化。在非晶相变材料层211和上电极213被图案化的半导体衬底上形成覆盖层215。
[0055] 即使图案化的相变材料层211的表面被覆盖层215保护，图案化的相变材料层211 也可W通过在与上述条件类似的条件下执行的低溫等离子体处理过程来结晶。
[0056] 图8是说明根据一个实施例的低溫等离子体处理过程的图。
[0057] 低溫等离子体处理过程可W如W下方式执行为n循环处理过程，即W预定次数 (例如n次，其中n是整数）重复地执行处理操作和净化操作。
[0058] 在执行实质过程之前，执行将处理腔室预加热到预定溫度的预处理过程。在预处 理过程中使气源诸如惰性气体变得稳定。
[0059] 然后，可W将处理操作和净化操作交替地重复n次，并且总处理时间可W控制在 120秒至720秒的范围。
[0060] 特别地，处理操作的第一循环包括点火过程。
[0061] 如上所述，当等离子体被连续地施加到相变材料层时，相变材料层中的电子的溫 度可增加。因为等离子体施加时间被分为短的周期，且W循环处理过程来交替地重复执行 处理操作和净化操作，因此可W避免对相变材料层的热损害。
[0062] 处理操作和净化操作的重复次数可W例如是10至30次，但是重复次数不限于此。
[0063] 在一个实施例中，在形成非晶相变材料层之后，通过低溫等离子体处理过程来执 行非晶相变材料层的结晶。如上所述，提供的反应气体可W包括化、Ar、或化和Ar的混合 气体。等离子体离子起到诱发非晶相变材料层结晶和去除杂质的作用，等离子体离子的所 述作用将参考图9进行描述。
[0064] 图9A至图9C是解释根据一个实施例的通过低溫等离子体处理过程的结晶原理的 图。 W65] 如图9A所示，除了组成相变材料的元素Ge、訊和Te W外，在非晶相变材料层中可 W包括诸如Cl或F的杂质。组成相变材料层的元素可W如加粗实线所示彼此之间强结合 (强键），或如虚线所示彼此之间弱结合（弱键）。
[0066] 对兼具强键和弱键的非晶相变材料层执行低溫等离子处理过程。等离子体化离 子具有的结合能比组成相变材料的元素之间的结合能更大，或者比组成相变材料的元素与 杂质之间的结合能更大。
[0067] 如图9B所示，组成相变材料的元素之间的弱键被等离子体反应离子例如化破坏。 组成相变材料的元素与杂质之间的结合也被破坏，杂质可W被除掉。
[0068] 如图9C所示，组成相变材料且具有弱键的元素可W形成强键。通过去除等离子体 反应离子，组成相变材料且最初为强键的元素可W恢复强键。因此，低溫等离子体处理过程 一经完成，杂质即可W被去除，且组成相变材料的元素可W通过组成相变材料的元素之间 的增加强键（如加粗实线所示）W及减少的弱键和杂质而结晶。
[0069] 图10是说明根据阻变存储装置的制造方法的结晶特性的图。
[0070] 图10说明通过X射线衍射狂RD)法测量的根据等离子体处理过程中的溫度条件 的结晶程度。
[0071] 在图10中，A表示非晶相变材料的结晶特性，B表示在200°C的溫度执行等离子体 处理过程时相变材料的结晶特性，C表示在220°C的溫度执行等离子体处理过程时相变材 料的结晶特性，D表示在240°C的溫度执行等离子体处理过程时相变材料的结晶特性，E表 示在26(TC的溫度执行等离子体处理过程时相变材料的结晶特性。
[0072] 显然，在260°C的溫度执行低溫等离子体处理过程时（图10中的巧，获得了优良 的结晶特性。
[0073] 通过W上实施例可W看出，本申请提供了 W下的技术方案。
[0074] 技术方案1. 一种制造阻变存储装置的方法，所述方法包括：
[0075] 在半导体衬底之上形成非晶相变材料层；W及
[0076] 通过低溫等离子体处理过程来执行所述非晶相变材料层的结晶，
[0077] 其中所述低溫等离子体处理过程在130°C至300°C的溫度执行。
[0078] 技术方案2.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：使 用物理气相沉积法、原子层沉积法、化学气相沉积法、或它们的组合来形成所述非晶相变材 料层。
[0079] 技术方案3.根据技术方案1所述的方法，其中所述非晶相变材料层包括无渗杂相 变材料、渗氮（脚相变材料、渗碳（C)相变材料、渗氧（0)相变材料、或它们的组合。
[0080] 技术方案4.根据技术方案1所述的方法，其中使用选自氮化e)、氣（Ar)、及它们 的组合的反应气体来执行所述低溫等离子体处理过程。
[0081] 技术方案5.根据技术方案1所述的方法，其中在所述低溫等离子体处理过程中供 应的反应气体的流量是1000 sccm至3000sccm。
[0082] 技术方案6.根据技术方案1所述的方法，其中使用微波来执行所述低溫等离子体 处理过程。 阳08引技术方案7.根据技术方案6所述的方法，其中施加IkW至4kW的微波。
[0084] 技术方案8.根据技术方案1所述的方法，其中使用射频来执行所述低溫等离子体 处理过程。 阳0财技术方案9.根据技术方案8所述的方法，其中施加0.1 kW至1. OkW的射频。
[0086] 技术方案10.根据技术方案1所述的方法，其中在腔室中执行所述低溫等离子体 处理过程，W及
[0087] 其中所述腔室的压力是1托至5托。
[0088] 技术方案11.根据技术方案1所述的方法，其中通过W预定次数重复地执行等离 子体处理操作和净化操作来执行所述低溫等离子体处理过程。
[0089] 技术方案12.根据技术方案11所述的方法，其中所述预定次数是10至30次。
[0090] 技术方案13.根据技术方案1所述的方法，其中所述低溫等离子体处理过程执行 120秒至720秒。
[0091] 技术方案14.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0092] 提供所述半导体衬底；W及
[0093] 在所述半导体衬底之上将所述非晶相变材料层形成为板形。
[0094] 技术方案15.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0095] 提供所述半导体衬底；
[0096] 在所述半导体衬底之上形成所述非晶相变材料层；
[0097] 在所述非晶相变材料层之上形成导电层；W及 [009引将所述非晶相变材料层和所述导电层图案化。
[0099] 技术方案16.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0100] 提供所述半导体衬底； 阳101] 在所述半导体衬底之上形成层间绝缘层，W及通过将所述层间绝缘层图案化来形 成孔桐； 阳102] 在所述孔桐的下部形成导电层；W及 阳103] 将所述非晶相变材料层掩埋在所述孔桐的上部。
[0104] 技术方案17.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0105] 提供所述半导体衬底； 阳106] 在所述半导体衬底之上W板形来形成所述非晶相变材料层；W及 阳107] 在所述非晶相变材料层之上形成覆盖层。
[0108] 技术方案18.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0109] 提供所述半导体衬底；
[0110] 在所述半导体衬底之上形成所述非晶相变材料层；
[0111] 在所述非晶相变材料层上形成导电层；
[0112] 通过将所述导电层和所述非晶相变材料层图案化来形成图案化结构；W及
[0113] 在所述图案化结构的表面之上形成覆盖层。
[0114] 技术方案19. 一种制造阻变存储装置的方法，所述方法包括：
[0115] 在半导体衬底之上形成非晶相变材料层；
[0116] 在所述非晶相变材料层的表面之上形成覆盖层；
[0117] 通过低溫等离子体处理过程来执行所述非晶相变材料层的结晶，
[0118] 其中所述低溫等离子体处理过程在130°C至300°C的溫度执行。
[0119] 技术方案20.根据技术方案19所述的方法，其中形成所述非晶相变材料层包括使 用物理气相沉积法、原子层沉积法、化学气相沉积法、或它们的组合来形成所述非晶相变材 料层。
[0120] 技术方案21.根据技术方案19所述的方法，其中使用选自氮化e)、氣（Ar)、及它 们的组合的反应气体来执行所述低溫等离子体处理过程。 阳121] 技术方案22.根据技术方案19所述的方法，其中所述低溫等离子体处理过程是使 用微波的等离子体处理过程。
[0122] 技术方案23.根据技术方案22所述的方法，其中施加 IkW至4kW的微波。 阳123] 技术方案24.根据技术方案19所述的方法，其中所述低溫等离子体处理过程是使 用射频的等离子体处理过程。
[0124] 技术方案25.根据技术方案24所述的方法，其中施加0.1 kW至1. OkW的射频。
[0125] 技术方案26.根据技术方案19所述的方法，其中通过W预定次数重复地执行等离 子体处理操作和净化操作来执行所述低溫等离子体处理过程。
【主权项】
1. 一种制造阻变存储装置的方法，所述方法包括： 在半导体衬底之上形成非晶相变材料层；以及 通过低温等离子体处理过程来执行所述非晶相变材料层的结晶， 其中所述低温等离子体处理过程在130°c至300°C的温度执行。2. 根据权利要求1所述的方法，其中形成所述非晶相变材料层包括：使用物理气相沉 积法、原子层沉积法、化学气相沉积法、或它们的组合来形成所述非晶相变材料层。3. 根据权利要求1所述的方法，其中所述非晶相变材料层包括无掺杂相变材料、掺氮 (N)相变材料、掺碳（C)相变材料、掺氧（0)相变材料、或它们的组合。4. 根据权利要求1所述的方法，其中使用选自氦（He)、氩（Ar)、及它们的组合的反应气 体来执行所述低温等离子体处理过程。5. 根据权利要求1所述的方法，其中在所述低温等离子体处理过程中供应的反应气体 的流量是 l〇〇〇sccm 至 3000sccm。6. 根据权利要求1所述的方法，其中使用微波来执行所述低温等离子体处理过程。7. 根据权利要求6所述的方法，其中施加 lkW至4kW的微波。8. 根据权利要求1所述的方法，其中使用射频来执行所述低温等离子体处理过程。9. 根据权利要求8所述的方法，其中施加0. lkW至1. OkW的射频。10. -种制造阻变存储装置的方法，所述方法包括： 在半导体衬底之上形成非晶相变材料层； 在所述非晶相变材料层的表面之上形成覆盖层； 通过低温等离子体处理过程来执行所述非晶相变材料层的结晶， 其中所述低温等离子体处理过程在130°C至300°C的温度执行。
【文档编号】H01L45/00GK105826465SQ201510358821
【公开日】2016年8月3日
【申请日】2015年6月25日
【发明人】金俊官, 李泳昊, 蔡洙振
【申请人】爱思开海力士有限公司