Cmos晶体管的形成方法
【专利摘要】一种CMOS晶体管的形成方法，包括：提供包括NMOS区域和PMOS区域的半导体衬底，表面具有介质层，介质层内具有第一凹槽和第二凹槽；在第一凹槽和第二凹槽的内壁表面和介质层表面形成栅介质材料层、停止层、PMOS功函数层；形成覆盖PMOS区域的掩膜层；去除NMOS区域上的PMOS功函数层，包括：首先采用臭氧去离子水溶液对NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢去离子水溶液对PMOS功函数层进行刻蚀处理，重复循环上述步骤，直至去除NMOS区域上的PMOS功函数层；去除掩膜层；形成覆盖NMOS区域、PMOS区域的金属层；进行平坦化处理。所述方法可以提高CMOS晶体管的性能。
【专利说明】
CMOS晶体管的形成方法
技术领域
[0001] 本发明设及半导体技术领域，特别设及一种CMOS晶体管的形成方法。
【背景技术】
[0002] 随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄， 晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供 一种将金属栅极替代多晶娃栅极的解决方案。其中，"后栅（gate last)"工艺为形成高K 金属栅极晶体管的一个主要工艺。
[0003] 现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所 述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介 质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的 伪栅极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在 所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属 栅极。
[0004] 为了满足高性能器件的需要，金属栅极还应该具有栅极功函数调节能力。在金属 栅电极和栅介质层之间会形成单层或者多层的功函数层，用来调节NMOS晶体管或者PMOS 晶体管的阔值电压。PMOS晶体管和NMOS晶体管的栅极功函数不一样，所W CMOS晶体管中， 往往需要针对NMOS晶体管和PMOS晶体管分别形成不同的功函数层。通常，现有技术同时 在NMOS晶体管和PMOS晶体管形成相同的PMOS功函数层，然后再在PMOS晶体管区域的功函 数层上形成掩膜层，W所述掩膜层为掩膜，去除NMOS区域上的PMOS功函数层，从而使NMOS 晶体管和PMOS晶体管具有不同的功函数。所述PMOS功函数下方通常还会形成有停止层， W作为刻蚀所述PMOS功函数层时的停止层。 阳0化]现有技术在去除NMOS区域上的PMOS功函数层时一般采用湿法刻蚀工艺，会遇到 对PMOS功函数层的刻蚀速率太低，或者对PMOS功函数层选择性较低的问题，导致NMOS晶 体管上的PMOS功函数层不能有效去除或者影响到其他材料层的质量，影响形成的CMOS晶 体管的性能。
【发明内容】
[0006] 本发明解决的问题是提供一种CMOS晶体管的形成方法，提高形成的CMOS晶体管 的性能。
[0007] 为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬 底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面具有介质层，所述 NMOS区域表面的介质层内具有第一凹槽，所述PMOS区域表面的介质层内具有第二凹槽，所 述第一凹槽和第二凹槽暴露出半导体衬底的部分表面；在第一凹槽和第二凹槽的内壁表面 W及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的停止层、位于停止层表 面的PMOS功函数层；形成覆盖PMOS区域的掩膜层；去除位于NMOS区域上的PMOS功函数 层，首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理，然后 采用氯化氨的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理，然后再重 复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除；去除所述掩膜层后形 成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层；W所述介质层表面为停 止层，对所述金属层、剩余PMOS功函数层、停止层W及栅介质材料层进行平坦化处理。
[0008] 可选的，所述臭氧的去离子水溶液中，臭氧的浓度为IOppm~15化pm。
[0009] 可选的，所述臭氧的去离子水溶液的溫度为〇°C~100°C。
[0010] 可选的，所述臭氧的去离子水溶液对PMOS功函数层进行氧化处理的单次时间小 于 30s。
[0011] 可选的，所述氯化氨的去离子水溶液中，氯化氨的质量分数为0.05%~5%。
[0012] 可选的，所述氯化氨的去离子水溶液的溫度为0°C~80°C。
[0013] 可选的，采用氯化氨的去离子水溶液对所述PMOS功函数层进行刻蚀的单次时间 小于30s。
[0014] 可选的，所述PMOS功函数层的材料为TiN。
[0015] 可选的，所述PMOS功函数层的厚度为20A~50 A。
[0016] 可选的，所述PMOS功函数层的厚度为25A~35A，采用臭氧的去离子水溶液对所 述NMOS区域上的PMOS功函数层进行氧化处理的单次时间为8s~12s，采用氯化氨的去离 子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理的单次时间为8s~12s，循环 次数为8~12次。
[0017] 可选的，所述停止层的材料为TaN。
[0018] 可选的，采用喷淋的方法将所述臭氧的去离子水溶液喷淋至半导体衬底上，对 NMOS区域上的PMOS功函数层进行氧化处理。
[0019] 可选的，采用喷淋的方法将所述氯化氨的去离子水溶液喷淋至半导体衬底上，对 NMOS区域上的PMOS功函数层进行刻蚀处理。
[0020] 可选的，采用去离子水、臭氧和氯化氨的混合溶液对所述NMOS区域上的PMOS功函 数层同时进行氧化处理和刻蚀处理，直至所述NMOS区域上的PMOS功函数层被完全去除。
[0021] 可选的，所述去离子水、臭氧和氯化氨的混合溶液中，臭氧的浓度为IOppm~ ISOppmD
[0022] 可选的，所述去离子水、臭氧和氯化氨的混合溶液中，氯化氨的质量分数为 0. 05%~5%。
[0023] 可选的，所述去离子水、臭氧和氯化氨的混合溶液的溫度为0°C~100°C。
[0024] 可选的，采用喷淋的方法将去离子水、臭氧和氯化氨的混合溶液喷淋至半导体衬 底上，对所述NMOS区域上的PMOS功函数层同时进行氧化处理和刻蚀处理。
[0025] 与现有技术相比，本发明的技术方案具有W下优点：
[00%] 本发明的技术方案中，在所述半导体衬底的NMOS区域、PMOS区域上形成栅介质材 料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层之后，形成覆盖 PMOS区域的掩膜层，然后去除位于NMOS区域上的PMOS功函数层。去除所述NMOS区域上 的PMOS功函数层包括：首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层 进行氧化处理，然后采用氯化氨的去离子水溶液对所述NMOS区域上的PMOS功函数层进行 刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除， 然后再形成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层并进行平坦化处 理。采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理可W使 PMOS功函数层的表面被氧化，容易被刻蚀，而氯化氨的去离子水溶液能够对氧化后的PMOS 功函数层进行刻蚀，并且具有较高的刻蚀选择性，可W避免对下层的停止层造成损伤，不会 影响到下层材料，同时具有较高的刻蚀效率。
[0027] 进一步的，所述臭氧的去离子水溶液中，臭氧的浓度为IOppm~150ppm，溫度为 (TC~100°C，使得所述臭氧的去离子水溶液的具有适当的氧化性能，即能够对PMOS功函数 层进行有效的氧化，又避免氧化速率不可控，当PMOS功函数层的厚度较低时，对停止层造 成氧化，而影响CMOS晶体管的性能。
[0028] 进一步的，氯化氨的去离子水溶液的质量分数为0.05%~5%，所述氯化氨的去 离子水溶液的溫度为(TC~80°C，使得所述氯化氨的去离子水溶液对于氧化后的PMOS功函 数层具有较高的刻蚀速率，同时具有较高的刻蚀选择性，在刻蚀去除PMOS功函数层，暴露 出停止层之后，不会对停止层造成刻蚀。
[0029] 进一步的，也可W直接采用去氯化氨、臭氧和去离子水的混合溶液对所述NMOS区 域上的PMOS功函数层同时进行氧化处理和刻蚀处理，溶液中的臭氧成分对PMOS功函数层 起到氧化作用，同时氯化氨对被氧化后的PMOS功函数层及时进行刻蚀，去除表面的氧化 层。并且，所述混合溶液对于PMOS功函数层具有较高的刻蚀选择性，避免对其下层的停止 层造成损伤，从而提高形成的CMOS晶体管的性能。
【附图说明】
[0030] 图1至图9是本发明的实施例的CMOS晶体管的形成过程的结构示意图。
【具体实施方式】
[0031] 如【背景技术】中所述，现有技术形成的CMOS晶体管的性能有待进一步的提高。
[0032] 目前通常采用的PMOS功函数层的材料为TiN,位于所述PMOS功函数下方的停止层 的材料一般为TaN。通常采用湿法刻蚀工艺去除所述PMOS功函数层，所述湿法刻蚀工艺采 用的刻蚀溶液一般为氨水和过氧化氨的混合溶液（SC-I)或者氯化氨与双氧水的混合溶液 (SC-2)，但是SC-I溶液对于TiN的刻蚀选择性较低，容易造成过刻蚀，而SC-2溶液对TiN 的刻蚀速率较低，TiN层的厚度较大时，刻蚀效率较低。
[0033] 本方明的实施例中，采用一种刻蚀效率和选择性更高的刻蚀溶液对PMOS功函数 层进行刻蚀。
[0034] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0035] 请参考图1，提供半导体衬底100,所述半导体衬底包括NMOS区域和PMOS区域，所 述NMOS区域上还形成有第一伪栅结构，PMOS区域上形成有第二伪栅结构，所述半导体衬底 100上具有介质层300,所述介质层300的表面与第一伪栅结构和第二伪栅结构的表面齐 平。
[0036] 所述半导体衬底100的材料包括娃、错、错化娃、神化嫁等半导体材料，可W是体 材料也可W是复合结构如绝缘体上娃。本领域的技术人员可W根据半导体衬底100上形成 的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发 明的保护范围。
[0037] 所述半导体衬底100包括：NMOS区域和PMOS区域，所述NMOS区域用于在其内形 成NMOS晶体管，所述PMOS区域用于在其内形成PMOS晶体管，所述NMOS晶体管和PMOS晶 体管可W为平面MOS晶体管也可W是罐式场效应晶体管（Fin FET)。
[0038] 所述NMOS区域和PMOS区域之间还具有隔离结构103,在本实施例中，所述隔离结 构103为浅沟槽隔离结构（STI)，W隔离所述半导体衬底100内的有源区域，所述浅沟槽隔 离结构的材料为氧化娃。
[0039] 所述NMOS区域和PMOS区域表面分别具有第一伪栅结构和第二伪栅结构，所述第 一伪栅结构包括位于半导体衬底100表面的第一伪栅介质层211和位于所述第一伪栅介质 层211表面的第一伪栅极212,所述第二伪栅结构包括位于半导体衬底100表面的第二伪栅 介质层221和位于所述第二伪栅介质层221表面的第二伪栅极222。所述第一伪栅介质层 211、第二伪栅介质层221的材料为氧化娃，所述第一伪栅极212、第二伪栅极222的材料为 多晶娃。
[0040] 所述第一伪栅结构和第二伪栅结构两侧的半导体衬底100内分别形成有第一源 漏区214和第二源漏区224。
[0041] 在本实施例中，所述第一伪栅结构和第二伪栅结构的侧壁表面分别具有第一侧墙 213和第二侧墙223。
[0042] 所述半导体衬底100、第一伪栅结构和第二伪栅结构与介质层300之间还具有刻 蚀停止层104,所述刻蚀停止层可W作为后续在第一源漏区214、第二源漏区224上形成金 属通孔时的刻蚀停止层。
[0043] 请参考图2,去除所述第一伪栅结构和第二伪栅结构，形成第一凹槽301和第二凹 槽 302。
[0044] 可W采用湿法或干法刻蚀工艺去除所述第一伪栅极212、第一伪栅介质层211、第 二伪栅极222和第二伪栅介质层221。
[0045] 去除所述第一伪栅结构和第二伪栅结构之后，暴露出半导体衬底100的部分表 面，在NMOS区域上方形成第一凹槽301，在PMOS区域上方形成第二凹槽302。
[0046] 后续在所述第一凹槽301和第二凹槽302内分别形成第一栅极结构和第二栅极结 构。
[0047] 请参考图3,在所述第一凹槽301和第二凹槽302的内壁表面W及介质层300表面 形成栅介质材料层401。 W4引所述栅介质材料层401的材料为高K介质材料，包括：册化，HfSiO, HfSiON, HfTaO, HfZrO, Alz化、ZrA中的一种或几种，形成所述栅介质材料层401的工艺为原子层沉积工艺 或化学气相沉积工艺。本实施例中，形成所述栅介质材料层401的方法为原子层沉积工艺， 采用原子层沉积工艺，可W提高栅介质材料层401的质量，更容易控制形成的栅介质材料 层401的厚度。
[0049] 请参考图4,在所述栅介质材料层401表面形成停止层402。
[0050] 所述停止层402的形成方法可W是化学气相沉积工艺或原子层沉积工艺。本实施 例中，所述停止层402的材料为TaN,采用原子层沉积工艺形成所述停止层402, W更好的控 制形成的停止层402的厚度，提高所述停止层402的质量。具体的，所述原子层沉积工艺采 用的反应溫度为200°C~400°C，采用反应气体包括：含化的第一前驱气体，所述含化的第 一前驱气体包括化阳也馬邸3) ] 4、化阳(邸3) 2] 4或化阳(C 2?) 2]冲的一种或几种；第二前驱 气体，所述第二前驱气体包括N&、CO或&0中的一种或几种。
[0051] 所述停止层402作为刻蚀停止层，在后续工艺中保护所述栅介质材料层401。并 且，所述停止层402还可W作为功函数层，用于调整NMOS晶体管和PMOS晶体管的功函数。
[0052] 请参考图5,在所述停止层402表面形成PMOS功函数层403。
[0053] 所述PMOS功函数层403的形成方法可W是化学气相沉积工艺或原子层沉积工 艺。本实施例中，所述PMOS功函数层403的材料为TiN,可W采用原子层沉积工艺形成所述 PMOS功函数层403 W更好的控制PMOS功函数层403的厚度，提高所述PMOS功函数层403 的质量。
[0054] 所述PMOS功函数层403作为PMOS晶体管的功函数层，后续需要去除NMOS区域上 的PMOS功函数层403 W满足NMOS晶体管对栅极功函数的要求。 阳化日]所述PMOS功函数层403的材料为TiN,厚度一般可W为20A~50A。
[0056] 请参考图6,在所述PMOS区域上形成掩膜层500。
[0057] 所述掩膜层500的材料为氧化娃、氮化娃或无定型碳或光刻胶层等掩膜材料。具 体的，形成所述掩膜层500的方法包括：形成覆盖所述PMOS功函数层403并填充满所述第 一凹槽301、第二凹槽302的掩膜材料层之后，对所述掩膜材料层进行图形化，去除位于所 述NMOS区域上的部分掩膜材料层，形成覆盖PMOS区域的掩膜层500,暴露出NMOS区域上的 PMOS功函数层403,便于后续在去除NMOS区域上的PMOS功函数层时，保护位于PMOS区域 上的PMOS功函数层403。 阳05引请参考图7,去除位于NMOS区域上的PMOS功函数层403。
[0059] 首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行氧化 处理，然后采用氯化氨的去离子水溶液对所述PMOS功函数层进行刻蚀，然后再重复循环上 述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除。
[0060] 所述含有臭氧的去离子水溶液具有较强的氧化性，能够对PMOS功函数层403的材 料产生氧化作用，使PMOS功函数层403表面被氧化，形成包括Ti的氧化物的物质，容易被 刻蚀。所述氯化氨的去离子水溶液能够对氧化后的PMOS功函数层403进行刻蚀，并且具有 较高的刻蚀选择性，不会影响到下层材料，同时具有较高的刻蚀效率。
[0061] 由于所述臭氧的去离子水溶液中的臭氧渗透能力有限，仅能对PMOS功函数层403 表面部分厚度的材料进行氧化，所W，当所述氯化氨的去离子水溶液去除被氧化的部分厚 度的PMOS功函数层403之后，需要再利用所述臭氧的去离子水溶液PMOS功函数层403进行 氧化处理，然后再进行刻蚀，如果多次重复重复氧化-刻蚀步骤，直至将NMOS区域上的PMOS 功函数层403完全去除。 阳06引本实施例中，所述臭氧的去离子水溶液的浓度为IOppm~15化pm，所述臭氧的去 离子水溶液的溫度为〇°C~100°C，使得所述臭氧的去离子水溶液的具有适当的氧化性能， 即能够对PMOS功函数层403进行有效的氧化，又避免氧化速率不可控，当PMOS功函数层的 厚度较低时，对停止层402造成氧化，而影响CMOS晶体管的性能。
[0063] 所述臭氧的去离子水溶液对PMOS功函数层403进行氧化处理的单次时间小于 30s，由于单次氧化的厚度有限，如果氧化处理时间过长反而会导致效率下降。
[0064] 所述氯化氨的去离子水溶液的质量分数为0. 05%~5%，所述氯化氨的去离子水 溶液的溫度为〇°C~80°C，使得所述氯化氨的去离子水溶液对于氧化后的PMOS功函数层 403具有较高的刻蚀速率，同时具有较高的刻蚀选择性，在刻蚀去除PMOS功函数层403,暴 露出停止层402之后,不会对停止层402造成刻蚀。
[0065] 采用氯化氨的去离子水溶液对所述PMOS功函数层进行刻蚀的单次时间小于30s。 由于氧化步骤形成的氧化层厚度有限，所述氯化氨的去离子水溶液能够刻蚀的厚度也有 限，所W，所述刻蚀时间只要能够将已经被氧化的部分去除就可，时间过长反而会导致效率 下降。
[0066] 可W采用喷淋的方法将所述臭氧的去离子水溶液喷淋至半导体衬底上，对NMOS 区域上的PMOS功函数层403进行氧化处理；并且采用喷淋的方法将所述氯化氨的去离子水 溶液喷淋至半导体衬底100上，对NMOS区域上的PMOS功函数层403进行刻蚀处理，使所述 NMOS区域上的PMOS功函数层403均匀接触所述述臭氧的去离子水溶液和氯化氨的去离子 水溶液。 阳067] 在本发明的一个实施例中，所述PMOS功函数层403的厚度为25A~35A，采用臭 氧的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行氧化处理的单次时间为 8s~12s，采用氯化氨的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行刻蚀 处理的单次时间为8s~12s，循环次数为8~12次，将所述NMOS区域上的PMOS功函数层 403完全去除。
[0068] 在本发明的其他实施例中，也可W直接采用去氯化氨、臭氧和去离子水的混合溶 液对所述NMOS区域上的PMOS功函数层403同时进行氧化处理和刻蚀处理。其中，所述氯化 氨的质量分数为0. 05%~5%，臭氧的浓度IOppm~15化pm，所述混合溶液的溫度为0°C~ IOCTC。
[0069] 采用混合溶液对PMOS功函数层403进行刻蚀的过程中，溶液中的臭氧成分对PMOS 功函数层403起到氧化作用，同时氯化氨对被氧化后的PMOS功函数层及时进行刻蚀，去除 表面的氧化层。并且，所述混合溶液对于PMOS功函数层403具有较高的刻蚀选择性，避免 对其下层的停止层402造成损伤。
[0070] 可W采用喷淋的方法将去离子水、臭氧和氯化氨的混合溶液喷淋至半导体衬底 上，对所述NMOS区域上的PMOS功函数层403同时进行氧化处理和刻蚀处理进行氧化处理。
[0071] 请参考图8,去除所述掩膜层500 (请参考图7)。
[0072] 可W采用湿法或干法刻蚀工艺去除所述掩膜层500。本实施例中，所述掩膜层500 的材料为光刻胶，可W采用灰化工艺去除所述掩膜层500,暴露出PMOS区域上的PMOS功函 数层403。
[0073] 请参考图9,在所述第一凹槽301 (请参考图8)内形成第一栅极410,在第二凹槽 302 (请参考图8)内形成第二栅极420。
[0074] 具体的，形成所述第一栅极410和第二栅极420的方法包括：形成充满第一凹槽 301、第二凹槽302并覆盖NMOS区域、PMOS区域的金属层；W所述介质层300表面为停止 层,对所述金属层、剩余PMOS功函数层403、停止层402 W及栅介质材料层401进fx平坦化 处理，在第一凹槽301内形成第一栅极结构，在第二凹槽302内形成第二栅极结构。
[00巧]所述第一栅极结构包括：位于第一凹槽301内壁表面的第一栅介质层401a、位于 所述第一栅介质层401a表面第一停止层402a，W及位于第一停止层402a表面填充满第一 凹槽301的第一栅极410。
[0076] 所述第二栅极结构包括：位于第二凹槽302内壁表面的第二栅介质层40化、位于 所述第二栅介质层40化表面的第二停止层40化，W及位于第二停止层40化表面的PMOS功 函数层403,位于所述PMOS功函数层403表面填充满第二凹槽302的第二栅极420。
[0077] 所述第一栅极410和第二栅极420的材料可W是TiAl合金与Ti的叠层结构或者 W。
[0078] 本发明的实施例中，在所述半导体衬底的NMOS区域、PMOS区域上形成栅介质材 料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层之后，形成覆盖 PMOS区域的掩膜层，然后去除位于NMOS区域上的PMOS功函数层。去除所述NMOS区域上 的PMOS功函数层包括：首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层 进行氧化处理，然后采用氯化氨的去离子水溶液对所述NMOS区域上的PMOS功函数层进行 刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除， 然后再形成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层并进行平坦化处 理。采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理可W使 PMOS功函数层的表面被氧化，容易被刻蚀，而氯化氨的去离子水溶液能够对氧化后的PMOS 功函数层进行刻蚀，并且具有较高的刻蚀选择性，可W避免对下层的停止层造成损伤，不会 影响到下层材料，同时具有较高的刻蚀效率。
[0079] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种CMOS晶体管的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底包括NM0S区域和PM0S区域，所述半导体衬底表面具 有介质层，所述NM0S区域表面的介质层内具有第一凹槽，所述PM0S区域表面的介质层内具 有第二凹槽，所述第一凹槽和第二凹槽暴露出半导体衬底的部分表面； 在第一凹槽和第二凹槽的内壁表面以及介质层表面依次形成栅介质材料层、位于栅介 质材料层表面的停止层、位于停止层表面的PM0S功函数层； 形成覆盖PM0S区域的掩膜层； 去除位于NM0S区域上的PM0S功函数层，包括：首先采用臭氧的去离子水溶液对所述 NM0S区域上的PM0S功函数层进行氧化处理，然后采用氯化氢的去离子水溶液对所述NM0S 区域上的PM0S功函数层进行刻蚀处理，然后再重复循环上述步骤，直至所述NM0S区域上的 PM0S功函数层被完全去除； 去除所述掩膜层后形成填充满第一凹槽、第二凹槽并覆盖NM0S区域、PM0S区域的金属 层； 以所述介质层表面为停止层，对所述金属层、剩余PM0S功函数层、停止层以及栅介质 材料层进行平坦化处理。2. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水 溶液中，臭氧的浓度为lOppm~150ppm。3. 根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水 溶液的温度为〇°C~100°C。4. 根据权利要求3所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水 溶液对PM0S功函数层进行氧化处理的单次时间小于30s。5. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述氯化氢的去离子 水溶液中，氯化氢的质量分数为〇. 05 %~5 %。6. 根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述氯化氢的去离子 水溶液的温度为〇°C~80°C。7. 根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，采用氯化氢的去离子 水溶液对所述PM0S功函数层进行刻蚀的单次时间小于30s。8. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述PM0S功函数层的 材料为TiN。9. 根据权利要求8所述的CMOS晶体管的形成方法，其特征在于，所述PM0S功函数层的 厚度为20A~50 A。10. 根据权利要求9所述的CMOS晶体管的形成方法，其特征在于，所述PM0S功函数层 的厚度为25人~35A,采用臭氧的去离子水溶液对所述NM0S区域上的PM0S功函数层进行 氧化处理的单次时间为8s~12s，采用氯化氢的去离子水溶液对所述NM0S区域上的PM0S 功函数层进行刻蚀处理的单次时间为8s~12s，循环次数为8~12次。11. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述停止层的材料为 TaN〇12. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用喷淋的方法将所 述臭氧的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层进行氧化处 理。13. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用喷淋的方法将所 述氯化氢的去离子水溶液喷淋至半导体衬底上，对NM0S区域上的PM0S功函数层进行刻蚀 处理。14. 根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用去离子水、臭氧 和氯化氢的混合溶液对所述NM0S区域上的PM0S功函数层同时进行氧化处理和刻蚀处理， 直至所述NM0S区域上的PM0S功函数层被完全去除。15. 根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，所述去离子水、臭氧 和氯化氢的混合溶液中，臭氧的浓度为lOppm~150ppm。16. 根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，所述去离子水、臭氧 和氯化氢的混合溶液中，氯化氢的质量分数为0. 05%~5%。17. 根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，所述去离子水、臭氧 和氯化氢的混合溶液的温度为o°c~100°C。18. 根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，采用喷淋的方法将 去离子水、臭氧和氯化氢的混合溶液喷淋至半导体衬底上，对所述NM0S区域上的PM0S功函 数层同时进行氧化处理和刻蚀处理进。
【文档编号】H01L21/8238GK105826256SQ201510005139
【公开日】2016年8月3日
【申请日】2015年1月6日
【发明人】刘佳磊
【申请人】中芯国际集成电路制造(上海)有限公司