一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法。
【背景技术】
[0002]存储器件面临着比单纯逻辑器件更多的挑战，尤其是当使用前金属层高密度等离子体工艺时，会同时面临填充和栅氧完整性问题。而存储单元区是由大量比普通逻辑器件高两倍的多晶硅栅及其间沟槽组成的重复单元，这些沟槽的完美填充要求有均匀地填充能力和均匀地前层工艺形貌控制才能达到稳定完美的填充。
[0003]同时，对于逻辑器件区，因为需要做到存储单元区的填充使得前金属层高密度等离子体工艺参数设定中射频功率保持较高的设定值，这样自然容易对逻辑区栅氧完整性造成损伤。而如果降低工艺的射频功率，则又会降低填充能力，造成孔洞从而造成电路短路，因而，现有工艺面临着无法调和的矛盾。
[0004]如果单纯在前金属层高密度等离子体工艺前增加普通保护层，可以对栅氧完整性起到一定作用，但是，这样会使得存储单元区的填充出现孔洞造成失效。如果增加一道光罩工艺将存储单元区的保护层去掉可以降低填充难度，但是这样增加了一道光罩工序以及后续刻蚀清洗工艺，甚至因为污染风险控制还要增加新的机台进行这一系列工艺，以致实现成本巨大，工艺复杂化。
【发明内容】
[0005]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，能够在不更换填充工艺机台，不增加复杂工艺步骤，不影响填充能力的前提下，通过只增加一层特定具有高淀积负载效应的富硅氧化硅薄膜，就能平衡前金属层高密度等离子体工艺带来的无法平衡存储区填充与逻辑区栅氧完整性的问题，即达到保证存储区完美填充的同时确保逻辑区栅氧的完整性。
[0006]为了实现上述技术目的，根据本发明，提供了一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，包括:
[0007]第一步骤:在硅片上形成存储单元区和逻辑器件区，其中存储单元区包括多个重复单元，每个重复单元包括多晶硅栅以及布置在多晶硅栅之间沟槽，而且逻辑器件区中的至少一部分器件形成有栅氧结构；
[0008]第二步骤:在硅片上形成刻蚀停止层；
[0009]第三步骤:利用增强型等离子体化学气象淀积工艺，在刻蚀停止层上形成具有淀积负载效应的富硅氧化硅薄膜。
[0010]优选地，逻辑器件区上形成的富娃氧化娃薄膜比存储单元区上形成的富娃氧化娃薄膜更厚。
[0011]优选地，增强型等离子体化学气象淀积工艺的参数包括:N2O的流量为2000?5000sccm，N2 的流量为 7000 ?110008(3011，5丨!14(硅烷)的流量为100?1508(3011。
[0012]优选地，增强型等离子体化学气象淀积工艺的参数包括:高频射频功率为300?500W，低频射频功率为200?600W。
[0013]优选地，增强型等离子体化学气象淀积工艺的参数包括:反应腔内的压力为I?1.5Torr0
[0014]优选地，增强型等离子体化学气象淀积工艺的参数包括:反应腔内的温度为300?450摄氏度。
[0015]优选地，淀积的富硅氧化硅薄膜的平均厚度为200?700A。
[0016]优选地，淀积时间为3?12秒。
[0017]由此，本发明提供了一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，能够在不更换填充工艺机台，不增加复杂工艺步骤，不影响填充能力的前提下，通过只增加一层特定具有高淀积负载效应的富硅氧化硅薄膜，就能平衡前金属层高密度等离子体工艺带来的无法平衡存储区填充与逻辑区栅氧完整性的问题，即达到保证存储区完美填充的同时确保逻辑区栅氧的完整性。
【附图说明】
[0018]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0019]图1示意性地示出了根据本发明优选实施例的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法的流程图。
[0020]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0021]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0022]增强型等离子体化学气象淀积工艺(PECVD,Plasma Enhanced Chemical VaporDeposit1n)具有淀积负载效应(loading effect)，这种负载效应表现为淀积速率与衬底的表面积与投影面积比强相关，这个比值约越大，淀积速率越低，反之越高，即在存储单元区淀积厚度较薄，在逻辑器件区淀积较厚。对于增强型等离子体化学气象淀积工艺PECVD，单位投影面积分配的反应物是固定的，当单位投影面积的衬底表面积大于投影面积时，就需要更多的反应物来补充反应消耗，如果供应不充足，就会造成该区域淀积速率降低，从而形成淀积负载效应。
[0023]利用这种负载效应，可以在前金属层高密度等离子体之前淀积一定厚度的PECVD薄膜，如若这种PECVD薄膜选择富硅氧化硅(SR0，Silicon Rich Oxide)，则会使得在逻辑器件区有较厚的薄膜保护衬底，从而保护栅氧不被损伤，同时，在存储单元区因为淀积较薄，也不至于让填充难度增加过高。从而实现存储单元区填充与逻辑区栅氧完整性的平衡。
[0024]图1示意性地示出了根据本发明优选实施例的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法的流程图。
[0025]如图1所示，根据本发明优选实施例的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法包括:
[0026]第一步骤S1:在硅片上形成存储单元区和逻辑器件区，其中存储单元区包括多个重复单元，每个重复单元包括多晶硅栅以及布置在多晶硅栅之间沟槽，而且逻辑器件区中的至少一部分器件形成有栅氧结构；
[0027]第二步骤S2:在硅片上形成刻蚀停止层；
[0028]第三步骤S3:利用增强型等离子体化学气象淀积工艺，在刻蚀停止层上形成具有淀积负载效应的富硅氧化硅薄膜。
[0029]如上所述，逻辑器件区上形成的富娃氧化娃薄膜比存储单元区上形成的富娃氧化硅薄膜更厚。更具体的，在增强型等离子体化学气象淀积工艺期间，流入腔体内部硅片表面单位垂直投影面积的待反应物是均等的，单位垂直投影面积内达到硅片表面可发生反应的带反应物也是均等的，但是因为闪存单元区与逻辑区的侧表面积不同，而造成单位表面积薄膜反应物分配不同，最终导致在两个区域薄膜淀积厚度不同。当然，这些都要通过工艺程序的具体参数设定才能达到最优。
[0030]由此，优选地，高淀积负载效应富硅氧化硅薄膜的具体工艺设定参数，即增强型等离子体化学气象淀积工艺的参数包括:N20(—氧化二氮)的流量为2000?5000SCCm(标准立方厘米每分钟)，N2(氮气)的流量为7000?11000sccm，HF RF(高频射频)功率为300?500W(瓦特)，LF RF(低频射频)为功率:200?600W，SiH4(硅烷)的流量为100?150sccm，反应腔内的压力为I?1.5Torr(托)，反应腔内的温度为300?450摄氏度。
[0031 ]优选地，淀积的富硅氧化硅薄膜的平均厚度为200?700A(埃)。
[0032]优选地，淀积时间为3?12s(秒)。
[0033]此后即可执行其它后续工艺步骤。
[0034]本发明通过应用PECVD方法淀积的富硅氧化硅薄膜的自身淀积负载效应，在不需要引入新光罩的前提下，就可以实现不同区域不同的淀积厚度，从而达到需要平衡填充和栅氧完整性的效果一在逻辑区有较厚的薄膜保护衬底，从而保护栅氧不被损伤，同时，在存储单元区有较薄的薄膜，不至于让填充难度增加过高。
[0035]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0036]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于包括: 第一步骤:在硅片上形成存储单元区和逻辑器件区，其中存储单元区包括多个重复单元，每个重复单元包括多晶硅栅以及布置在多晶硅栅之间沟槽，而且逻辑器件区中的至少一部分器件形成有栅氧结构； 第二步骤:在硅片上形成刻蚀停止层； 第三步骤:利用增强型等离子体化学气象淀积工艺，在刻蚀停止层上形成具有淀积负载效应的富硅氧化硅薄膜。2.根据权利要求1所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，逻辑器件区上形成的富娃氧化娃薄膜比存储单元区上形成的富娃氧化娃薄膜更厚。3.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，增强型等离子体化学气象淀积工艺的参数包括= N2O的流量为2000?5000sCCm，N2的流量为7000?11000sccm，SiH4(硅烷)的流量为100?150sccmo4.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，增强型等离子体化学气象淀积工艺的参数包括:高频射频功率为300?500W，低频射频功率为200?600W。5.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，增强型等离子体化学气象淀积工艺的参数包括:反应腔内的压力为I?1.5Torr。6.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，增强型等离子体化学气象淀积工艺的参数包括:反应腔内的温度为300?450摄氏度。7.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，淀积的富硅氧化硅薄膜的平均厚度为200?700A。8.根据权利要求1或2所述的平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，其特征在于，淀积时间为3?12秒。
【专利摘要】本发明提供了一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法，包括：在硅片上形成存储单元区和逻辑器件区，其中存储单元区包括多个重复单元，每个重复单元包括多晶硅栅以及布置在多晶硅栅之间沟槽，而且逻辑器件区中的至少一部分器件形成有栅氧结构；在硅片上形成刻蚀停止层；利用增强型等离子体化学气象淀积工艺，在刻蚀停止层上形成具有淀积负载效应的富硅氧化硅薄膜。
【IPC分类】H01L21/77
【公开号】CN105679706
【申请号】CN201610212604
【发明人】张志刚, 张文广
【申请人】上海华力微电子有限公司
【公开日】2016年6月15日
【申请日】2016年4月7日