半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体芯片倒装片安装在电路基板的半导体装置。
【背景技术】
[0002]为了制造半导体装置，采用经由凸点使元件面正对电路基板而将半导体芯片安装在电路基板上的倒装片安装。倒装片安装中，电路基板和半导体芯片的连接是通过在半导体芯片侧设置焊锡凸点等并将它压接在电路基板侧的布线而实现。而且，在电路基板与半导体芯片之间，为了确保耐湿性、或者缓冲来自电路基板的对焊锡凸点的应力，填充环氧树脂等的密封剂。
[0003]前述的密封剂的热膨胀系数由于比半导体芯片的热膨胀系数还大，所以在温度循环等的环境实验中会有较大的热应力施加到半导体芯片。由于半导体芯片和电路基板的热膨胀系数也有所不同，所以在密封剂中也发生较大的应力。因此，在温度循环实验中，因为应力而会发生焊锡凸点的接合不稳定或者裂缝深入半导体芯片的情形。
[0004]在专利文献I中记载了为了避免这样的不良，在现有无凸点的半导体芯片各边的中央部区域形成只进行接合的凸点，与电路基板连接，从而提高可靠性。
[0005]而且，若使填充密封剂的工序中密封剂的量或注入方向更有效率，则成为密封剂不会覆盖至芯片侧面的构造。图2示出该状况。在电路基板7上半导体芯片10通过凸点(未图示)以面朝下接合。半导体芯片与电路基板之间被密封剂6填充。在专利文献I中也示出这样的构造。
[0006]现有技术文献专利文献
专利文献1:日本特开2002 - 170848号公报。
【发明内容】
[0007]发明要解决的课题
在密封剂成为这样的形状的情况下，成为密封剂的端部与由半导体芯片外周部分的箭头规定的划线区域接触的构造，应力在该密封剂端部附近集中，且会有较大的热应力施加到半导体芯片的划线区域。而且，存在产生以残留在半导体芯片的划线区域上的氧化膜(层间绝缘膜)3与硅衬底I的界面为起点，达到半导体芯片内部的裂缝的情况。若产生这样的裂缝，则会破坏形成在半导体芯片内的PN结部分，因此会发生泄漏电流，消耗电流增加或造成电路动作故障。
[0008]因此本发明的课题在于提供能充分承受温度循环实验的、使用适合具有划线区域构造的倒装片安装的半导体芯片的半导体装置。
[0009]用于解决课题的方案
为了解决上述课题，在本发明中采用如下结构。即，为了除去残留在能成为裂缝的起点的划线区域上的氧化膜与硅衬底的界面，做成划线区域上不存在氧化膜的构造，在该状态下进行倒装片安装。其结果，在半导体芯片的外周部分中，成为电路基板、密封剂、硅衬底层叠的状态，因此在作为层间膜的氧化膜与硅衬底上之间不会施加较大的应力。
[0010]发明效果
通过采用上述方案，在施加热应力的环境状态下，倒装片安装的半导体芯片中也不会产生裂缝。因此，能得到可靠性提高、特性稳定、防止老化的效果。
【附图说明】
[0011]图1是半导体芯片倒装片安装于电路基板的本发明的实施例即半导体装置的截面构造图。
[0012]图2是半导体芯片倒装片安装于电路基板的现有的半导体装置的截面构造图。
[0013]图3是示出本发明的半导体装置的实施例的制造工序的截面图。
[0014]图4是示出本发明的半导体装置的其他实施例的截面图。
【具体实施方式】
[0015]图1示出本半导体芯片倒装片安装于电路基板的本发明的实施例即半导体装置的截面构造图。半导体芯片以元件面正对电路基板的方式倒装片安装于电路基板的半导体装置中，半导体芯片10通过凸点(未图示)以面朝下接合到电路基板7上。半导体芯片与电路基板之间被密封剂6填充。在该情况下，成为密封剂的端部与半导体芯片外周部分的由箭头表示的划线区域接触的构造。半导体芯片10具有:设在硅衬底I的表面的场氧化膜2 ;从场氧化膜2设到硅衬底表面的层间绝缘膜3 ;设在层间绝缘膜上的金属布线层4 ;以及设在金属布线层4上的保护膜5。
[0016]在图1中重要一点是在划线区域上存在层间绝缘膜3。本实施例中，层间绝缘膜3只是与保护膜5 —起在与划线区域的边界露出端面。
[0017]图3是示出本发明的半导体装置的实施例的制造工序的截面图，依次示出用于制造图1的实施例的工序的概略。首先，利用适合其功能的半导体工艺来制造图3 (a)所示的半导体芯片10。半导体芯片10所具有的典型的构造与图1同样如下。硅衬底I和设在硅衬底I的表面的场氧化膜2 ;从场氧化膜2设到硅衬底表面的层间绝缘膜3 ;设在层间绝缘膜上的金属布线层4 ;设在金属布线层4上的保护膜5 ;设在没有设置保护膜5的金属布线的露出部即所谓的焊盘部的焊锡凸点8。
[0018]在划线区域上，蚀刻除去通过制造这样的构造的半导体工艺的过程所层叠的各种金属膜。关于绝缘膜，在直到保护膜的构图结束之后，仅蚀刻除去划线区域上。或者，通过对各种绝缘膜进行构图的各工序来进行蚀刻除去也无妨。这样，将除去了划线区域上的绝缘膜的半导体芯片，上下反转而安装到电路基板。
[0019]如图3 (b)所示，例如若是在半导体芯片形成焊锡凸点8，且适合进行倒装片安装的方式，则将焊锡凸点8连接到电路基板7的布线。由于熔化焊锡而附着，所以进行短时间的热处理，对电路基板上的布线压接半导体芯片上的焊锡凸点8。
[0020]然后，如图3 (C)所示，为了提高耐环境性及耐湿性而向半导体芯片与电路基板之间注入密封剂6，进行适当的固化处理。如在此所示的那样如果使填充密封剂的工序中密封剂的量或注入方向更有效率，则成为密封剂不覆盖到芯片侧面的构造。即，密封剂成为仅在其表面与半导体芯片相接，而与半导体芯片的侧面不接触的形状。
[0021]图4是示出本发明的其他实施例的截面图。在通过对各种绝缘膜进行构图的各工序来蚀刻除去绝缘膜的情况下，若通过采用氟碳等的各向同性蚀刻来除去最后的绝缘膜，则如图4所示，划线区域的硅衬底会被各向同性地蚀刻。硅衬底的厚度从内部向周边变薄。在这样的形状中，层间绝缘膜与之前的实施例同样不存在于划线区域上，而密封剂会与半导体芯片直接相接，能够做成在半导体芯片不产生裂缝的构造。进而，在硅衬底有通过蚀刻形成的凹陷9，密封剂6埋入凹陷9，其结果成为凹陷抓住密封剂这样的形状，因此能够提高硅衬底与密封剂的密合度。
[0022]标号说明
I娃衬底；2场氧化膜；3层间氧化膜；4金属布线层；5保护膜；6密封剂；7 电路基板；8焊锡凸点；9凹陷；10半导体芯片。
【主权项】
1.一种倒装片安装的半导体装置，其特征在于，包括: 电路基板； 半导体芯片，由以元件面正对所述电路基板的方式接合的硅衬底构成；以及 密封剂，填充所述半导体芯片与所述电路基板之间， 所述密封剂不覆盖到所述半导体芯片的侧面，所述侧面露出。2.如权利要求1所述的半导体装置，其特征在于，在所述半导体芯片的划线区域上具有显露出构成所述硅衬底的硅的区域，在所述区域中所述密封剂和所述硅衬底直接接触。3.如权利要求2所述的半导体装置，其特征在于，所述显露出硅的区域为凹陷的区域，所述密封剂埋入所述凹陷的区域。
【专利摘要】本发明题为半导体装置。在电路基板安装半导体芯片的倒装片安装中，两者之间填充的密封剂的热膨胀系数会大于半导体芯片，因此在温度循环等的环境实验中，会有较大的热应力施加到半导体芯片，存在以残留在划线区域上的氧化膜与硅的界面为起点产生裂缝的情况。因此，提供难以产生裂缝的倒装片安装的半导体装置。由于除去残留在能成为裂缝的起点的划线区域上的氧化膜与硅的界面，所以做成在划线区域上不存在氧化膜的构造，在该状态下进行倒装片安装。其结果，在半导体芯片的端部中，成为电路基板、密封剂、硅衬底层叠的状态。
【IPC分类】H01L23/16, H01L23/10
【公开号】CN105575914
【申请号】CN201510739143
【发明人】三室阳一, 渡边考太郎, 南志昌
【申请人】精工半导体有限公司
【公开日】2016年5月11日
【申请日】2015年11月4日
【公告号】US20160126155