一种半导体器件的制造方法和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装 置。
【背景技术】
[0002] 在半导体技术领域中，嵌入式闪存（eFlash)技术是将逻辑器件与闪存集成在一 起的技术。由于逻辑器件的制造工艺与闪存的制造工艺具有不同的需求，因此在嵌入式闪 存的制造过程中，逻辑器件制造工艺与闪存的制造工艺之间存在着此消彼长的关系，很难 同时将二者均控制在比较好的工艺条件。
[0003] 目前的一种嵌入式闪存的制造方法，先形成闪存的栅极，后形成逻辑器件的栅极。 在形成闪存的栅极之后，如图IA所示，在闪存单元区将同时存在用于形成逻辑器件的栅极 的材料（通常为多晶娃）W及控制栅材料和浮栅材料，即闪存的栅极包括上述H种材料， 如图IA中101所示。此时，闪存单元区与逻辑器件区的高度差h很大，例如很可能将达到 1000A。送就导致在形成用于刻蚀逻辑器件的栅极的掩膜的过程中，形成的底部抗反射层 110和光刻胶120的厚度难W满足刻蚀需要，如图IB所示。于是，在刻蚀形成逻辑器件的栅 极的过程中，往往会造成闪存的控制栅130被不当刻蚀，如图IC所示。
[0004] 由于上述方法容易造成闪存的控制栅被不当刻蚀，现有技术中的另一种嵌入式闪 存的制造方法采用先形成逻辑器件的栅极再形成闪存的栅极的工艺。该工艺具体包括如下 步骤；多晶娃沉积（P〇ly2 (1巧）；高压多晶娃预渗杂（HV poly pre-doping) ;BNP离子注入； 形成逻辑器件的栅极；形成控制栅；栅极再氧化（GT Re-ox);对高压器件中的N型晶体管进 行LDD ;对高压器件中的P型晶体管进行LDD ;形成偏移侧壁等。送种方法可W改善闪存的 控制栅（CG)被不当刻蚀的问题，但是，相对于上述第一种嵌入式闪存的制造方法所制得的 嵌入式闪存，送种方法制得的嵌入式闪存的击穿电压化reak down voltage)大幅下降，通 常会下降10%左右。也就是说，第二种嵌入式闪存的制造方法，会导致器件的性能下降。
[0005] 可见，现有技术中的两种嵌入式闪存的制造方法，均难W同时保证器件的良率和 性能。因此，为解决送一问题，有必要提出一种新的半导体器件的制造方法。
【发明内容】
[0006] 针对现有技术的不足，本发明提出一种半导体器件的制造方法，所述方法包括：
[0007] 步骤SlOl ;提供包括闪存单元区和逻辑器件区的半导体衬底，在所述半导体衬底 上形成栅极材料层，对所述栅极材料层进行刻蚀W形成位于所述逻辑器件区的逻辑器件的 栅极；
[0008] 步骤S102 ;在所述闪存单元区形成闪存的栅极结构，其中所述栅极结构包括浮 栅、位于所述浮栅之上的控制栅W及位于所述浮栅与所述控制栅之间的栅间介电层；
[0009] 步骤S103 ;进行氧化处理W在所述逻辑器件的栅极和所述闪存的栅极结构的侧 面与顶面形成氧化物层；
[0010] 步骤S104 ;形成覆盖所述半导体衬底和所述氧化物层的偏移侧壁材料层，对所述 闪存单元区进行LDD处理，对所述偏移侧壁材料层进行刻蚀W在所述逻辑器件的栅极的两 侧和所述闪存的栅极结构的两侧形成偏移侧壁层；
[0011] 步骤S105 ;对所述逻辑器件区进行L孤处理；
[0012] 步骤S106 ;形成覆盖所述半导体衬底、所述闪存的栅极结构W及所述逻辑器件的 栅极的侧壁材料层，进行离子注入W在所述闪存单元区形成闪存的源极和漏极，对所述侧 壁材料层进行刻蚀W在所述逻辑器件的栅极的两侧和所述闪存的栅极结构的两侧形成侧 壁层。
[0013] 可选地，在所述步骤Sioi中，对所述栅极材料层进行刻蚀W形成位于所述逻辑器 件区的逻辑器件的栅极的方法包括：
[0014] 在所述栅极材料层上形成覆盖拟形成的逻辑器件的栅极所在的区域的图形化的 掩膜层；
[0015] 对所述栅极材料层进行刻蚀W形成逻辑器件的栅极。
[0016] 可选地，在所述步骤Sioi中，所述掩膜层包括光刻胶，所述掩膜层的线宽的关键 尺寸的范围为55~65nm，所述掩膜层中图形的间距的关键尺寸的范围为115~125nm。
[0017] 可选地，在所述步骤Sioi中，所述掩膜层的线宽的关键尺寸为60nm，所述掩膜层 的间距的关键尺寸为120皿。
[0018] 可选地，在所述步骤S103中，所述氧化物层的厚度为5~25A。
[0019] 可选地，在所述步骤S104中，所述偏移侧壁材料层的材料包括氮化娃，所述偏移 侧壁材料层的厚度为50~150 A。
[0020] 可选地，在所述步骤S106中，所述侧壁材料层为氧化娃层或由氧化娃层、氮化娃 层和氧化娃层构成的复合层，所述侧壁材料层的厚度为200~700 A。
[0021] 可选地，在所述步骤S106之后还包括步骤S107 ;进行离子注入W在所述逻辑器件 区形成逻辑器件的源极和漏极。
[0022] 可选地，在所述步骤SlOl中，在形成所述栅极材料层的步骤与形成逻辑器件的栅 极的步骤之间还包括如下步骤：
[0023] 对所述栅极材料层进行闪存区域的高压器件的预渗杂处理；
[0024] 对所述栅极材料层进行逻辑区域的局部器件的离子注入。
[00巧]本发明还提供一种电子装置，包括电子组件W及与该电子组件相连的半导体器 件，其中所述半导体器件采用上述任一项所述的半导体器件的制造方法制备。
[0026] 本发明的半导体器件的制造方法，由于先形成逻辑器件的栅极后形成闪存的栅极 结构，因而可W避免对闪存区域的控制栅的不当刻蚀；由于将对闪存单元区进行LDD处理 的步骤插入到形成偏移侧壁材料层的步骤与对偏移侧壁材料层进行刻蚀W形成偏移侧壁 层的步骤之间，将进行离子注入W形成闪存的源极和漏极的步骤插入到形成侧壁材料层的 步骤与对侧壁材料层进行刻蚀W形成侧壁层的步骤之间，因而可W提高闪存器件的击穿电 压。因此，本发明的方法可W提高制得的半导体器件的性能和良率。本发明的电子装置，由 于包括上述的半导体器件，因而同样具有上述优点。
【附图说明】
[0027] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0028] 附图中：
[0029] 图IA和图IB为现有技术中一种半导体器件的制造方法的相关步骤所形成的结构 的示意性剖视图；
[0030] 图IC为现有技术中一种半导体器件的制造方法的形成逻辑器件的栅极的步骤所 形成的结构的沈M图；
[0031] 图2A至图化为本发明实施例一的半导体器件的制造方法的相关步骤形成的结构 的示意性剖视图；
[0032] 图3为本发明实施例一的半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0033] 在下文的描述中，给出了大量具体的细节W便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可W无需一个或多个送些细节而得W 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0034] 应当理解的是，本发明能够W不同形式实施，而不应当解释为局限于送里提出的 实施例。相反地，提供送些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸W及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0035] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"禪合到"其 它元件或层时，其可W直接地在其它元件或层上、与之相邻、连接或禪合到其它元件或层， 或者可W存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接禪合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第H等描述各种元件、部件、区、层和/或部分，送些元件、部件、区、 层和/或部分不应当被送些术语限制。送些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，