Hemt外延结构及其制备方法
【专利说明】 HEMT外延结构及其制备方法
[0001]
技术领域
[0002]本发明涉及一种HEMT外延结构及其制备方法。
【背景技术】
[0003]现有技术中，HEMT外延片通常采用AlGaN/GaN或AlGaN/AlN/GaN作为栅极层，而这种标准AlGaN/GaN或AlGaN/AlN/GaN HEMT结构，由于AlGaN/GaN界面的应力过大，会产生较多的表面缺陷，增加了器件的漏电几率。
【发明内容】
[0004]针对上述问题，本发明的目的是提供一种HEMT外延结构及其制备方法，其有效减少表面缺陷。
[0005]为解决上述技术问题，本发明采用的技术方案为:
一种HEMT外延结构，包括依次层叠的衬底、缓冲层、非掺杂或掺杂高阻层、非掺杂高迀移率层及GaN/AIN超晶格栅极层，所述GaN/AIN超晶格栅极层的周期为4~15。
[0006]优选地，所述GaN/AIN超晶格栅极层的总厚度为6~30nm，且A1N和GaN的厚度比为 1:1?1:9。
[0007]优选地，所述缓冲层为GaN层、A1N层、AlGaN层、InGaN层或AlInGaN层。
[0008]优选地，所述缓冲层的厚度为10~100nm。
[0009]优选地，所述非掺杂或掺杂高阻层的厚度为0.1-3 μ m、电阻率Ρ >1Ε8 Ω.m。
[0010]更优选地，层叠于所述缓冲层和所述非掺杂高阻层之间的为掺杂铁或铬的掺杂高阻GaN层ο
[0011]更优选地，层叠于所述缓冲层和所述非掺杂高阻层之间的为非掺杂高阻GaN层。
[0012]优选地，所述非掺杂高迀移率层为厚度为50~200nm的GaN层。
[0013]一种如上所述的HEMT外延结构的制备方法，包括如下步骤:
A将衬底在1050~1250°C的H2氛围下高温净化5~10min;
B在H2氛围下将步骤A净化的衬底降温至500~600°C后在衬底上生长缓冲层；
C将生长有缓冲层的衬底升温至1000~1200Γ，在缓冲层上生长非掺杂或掺杂高阻层； D保持温度不变，在非掺杂或掺杂高阻层上生长非掺杂高迀移率层；
E降温至950~1100°C，在非掺杂高迀移率层上生长GaN/AIN超晶格栅极层。
[0014]优选地，所述缓冲层、非掺杂或掺杂高阻层、非掺杂高迀移率层及GaN/AIN超晶格栅极层通过M0CVD工艺生长。
[0015]本发明采用以上技术方案，相比现有技术具有如下优点:通过超晶格结构独特的应力逐层缓解释放的特性，可以有效减少AlGaN/GaN界面因应力过大而引起的大量表面缺陷。
【附图说明】
[0016]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中:
图1为本发明的HEMT外延结构的示意图；
图2为现有技术中采用AlGaN/AlN/GaN栅极层的HEMT外延结构的表面AFM图；
图3为本发明的HEMT外延机构的AFM图。
[0017]上述附图中，1、衬底；2、缓冲层；3、掺杂高阻层；4、非掺杂高迀移率层；5、GaN/AIN超晶格栅极层。
【具体实施方式】
[0018]下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域的技术人员理解。
[0019]图1所示为本发明的一种HEMT外延结构。结合图1所示，该HEMT外延结构包括自下至上依次层叠的衬底1、缓冲层2、非掺杂或掺杂高阻层3、非掺杂高迀移率层4及GaN/A1N超晶格栅极层5。
[0020]衬底1采用氧化铝(A1 203)衬底。
[0021]超晶格栅极层5的周期为4~15。GaN/AIN超晶格栅极层5的总厚度为6~30nm，且A1N和GaN的厚度比为1:1~1:9。相比标准AlGaN/GaN或AlGaN/AlN/GaN HEMT结构，通过超晶格结构独特的应力逐层缓解释放的特性，可以有效减少应AlGaN/GaN界面因应力过大而引起的大量表面缺陷，从而提高器件的漏电特性。
[0022]缓冲层2为GaN层、A1N层、AlGaN层、InGaN层或A1 InGaN层。本实施例中，缓冲层2为GaN层。缓冲层2的厚度为10~100nmo
[0023]非掺杂或掺杂高阻层3的厚度为0.1~3μπκ电阻率Ρ>1Ε8Ω.πι。本实施例中，层叠于所述缓冲层2和所述非掺杂高阻层3之间的为掺杂铁或铬的掺杂高阻GaN层。层叠于所述缓冲层2和所述非掺杂高阻层3之间的还可以为非掺杂高阻GaN层。
[0024]非掺杂高迀移率层4为厚度为50~200nm的GaN层。
[0025]一种如上所述的HEMT外延结构的制备方法，包括如下步骤:
A、提供衬底1，将衬底1在1050~1250°C的H2氛围下高温烘烤5~10min进行衬底1净化；
B在H2氛围下将步骤A净化的衬底1降温至500~600°C后在衬底1上生长缓冲层2;
C将生长有缓冲层2的衬底1升温至1000~1200°C，在缓冲层2上生长非掺杂或掺杂高阻层3;
D保持生长温度不变，在非掺杂或掺杂高阻层3上生长非掺杂高迀移率层4;
E衬底1降温至950~1100°C，在非掺杂高迀移率层4上生长GaN/AIN超晶格栅极层5。
[0026]步骤C、D、E为生长HEMT外延结构的结构层，所述缓冲层2、非掺杂或掺杂高阻层
3、非掺杂高迀移率层4及GaN/AIN超晶格栅极层5均通过M0CVD工艺生长。M0CVD工艺即金属有机化合物化学气相沉淀工艺(Metal-organic Chemical Vapor Deposit1n )。
[0027]通过原子力显微镜对现有技术中的标准HEMT外延结构和本发明的HEMT外延结构的表面进行探测，测得的表面AFM图分别见图2、3。结合图。。所示’本发明的册肌^卜延结构的表面缺陷较现有技术中的标准HEMT外延结构显著减少。
[0028]上述实施例只为说明本发明的技术构思及特点，是一种优选的实施例，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明的精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
【主权项】
1.一种HEMT外延结构，其特征在于:包括依次层叠的衬底、缓冲层、非掺杂或掺杂高阻层、非掺杂高迀移率层及GaN/AIN超晶格栅极层，所述GaN/AIN超晶格栅极层的周期为4?15 ο2.根据权利要求1所述的ΗΕΜΤ外延结构，其特征在于:所述GaN/AIN超晶格栅极层的总厚度为6~30nm,且A1N和GaN的厚度比为1:1~1:9。3.根据权利要求1所述的HEMT外延结构，其特征在于:所述缓冲层为GaN层、A1N层、AlGaN 层、InGaN 层或 AlInGaN 层。4.根据权利要求1所述的HEMT外延结构，其特征在于:所述缓冲层的厚度为10~100nm。5.根据权利要求1所述的HEMT外延结构，其特征在于:所述非掺杂或掺杂高阻层的厚度为 0.1-3 μ m、电阻率 Ρ >1Ε8 Ω.m。6.根据权利要求5所述的HEMT外延结构，其特征在于:层叠于所述缓冲层和所述非掺杂高阻层之间的为掺杂铁或铬的掺杂高阻GaN层。7.根据权利要求5所述的HEMT外延结构，其特征在于:层叠于所述缓冲层和所述非掺杂高阻层之间的为非掺杂高阻GaN层。8.根据权利要求1所述的HEMT外延结构，其特征在于:所述非掺杂高迀移率层为厚度为 50~200nm 的 GaN 层。9.一种如权利要求1-8任一项所述的HEMT外延结构的制备方法，其特征在于，包括如下步骤: A将衬底在1050~1250°C的H2氛围下高温净化5~10min ； B在H2氛围下将步骤A净化的衬底降温至500~600°C后在衬底上生长缓冲层； C将生长有缓冲层的衬底升温至1000~1200Γ，在缓冲层上生长非掺杂或掺杂高阻层； D保持温度不变，在非掺杂或掺杂高阻层上生长非掺杂高迀移率层； E降温至950~1100°C，在非掺杂高迀移率层上生长GaN/AIN超晶格栅极层。10.根据权利要求9所述的制备方法，其特征在于:所述缓冲层、非掺杂或掺杂高阻层、非掺杂高迀移率层及GaN/AIN超晶格栅极层通过M0CVD工艺生长。
【专利摘要】<b>本发明提供一种</b><b>HEMT</b><b>外延结构及其制备方法，</b><b>HEMT</b><b>外延结构，包括依次层叠的衬底、缓冲层、非掺杂或掺杂高阻层、非掺杂高迁移率层及</b><b>GaN/AlN</b><b>超晶格栅极层，所述</b><b>GaN/AlN</b><b>超晶格栅极层的周期为</b><b>4~15</b><b>。所述</b><b>GaN/AlN</b><b>超晶格栅极层的总厚度为</b><b>6~30nm</b><b>，且</b><b>AlN</b><b>和</b><b>GaN</b><b>的厚度比为</b><b>1:1~1:9</b><b>。通过超晶格结构独特的应力逐层缓解释放的特性，可以有效减少</b><b>AlGaN/GaN</b><b>界面因应力过大而引起的大量表面缺陷。</b>
【IPC分类】H01L21/335, H01L29/778
【公开号】CN105390541
【申请号】CN201510727928
【发明人】王科, 王东盛, 苗操, 李亦衡, 魏鸿源, 严文胜, 张葶葶, 朱廷刚
【申请人】江苏能华微电子科技发展有限公司
【公开日】2016年3月9日
【申请日】2015年10月30日