鸟嘴长度的测试方法及装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术，尤其涉及一种鸟嘴长度的测试方法及装置。
【背景技术】
[0002]半导体器件制造工艺是在半导体晶圆上实施的光刻、刻蚀、扩散、氧化、薄膜等一系列工艺步骤。对任意一个半导体器件而言，包括有源区和场区，其中有源区是其主要工作区域，而场区的主要作用在于隔离，场区一般都覆盖有厚厚的氧化层称之为“场氧化层”，场氧化层的厚度通常为2000?30000埃。有关场氧化层的制造方法，有很多种，比如先制作厚氧化层然后采用掩模腐蚀掉有源区的厚氧化层，或在场区制作沟槽然后填充氧化物，或在有源区制作氮化硅掩蔽层然后在场区生长厚氧化层等方法，其中所述第三种工艺方法即行业内常说的娃的选择氧化(Local Oxidat1n of Silicon,简称LOCOS)工艺。
[0003]在实践工艺中，场氧化层通常会侵占一部分有源区，这一区域称之为“鸟嘴”，鸟嘴的长度越大，表示场区侵占有源区的面积越多。本文主要测量以L0C0S工艺制造的M0S管的鸟嘴长度。图1所示，是有源区和场区的剖面示意图，可见，由于场氧化层16出现的鸟嘴长度1，使得实际的有源区X3小于预设的有源区XI，实际的场区X4大于预设的场区X2，实际的场区X4侵占了部分有源区XI。因此，在半导体制造工艺中，非常有必要测试及控制鸟嘴的长度。
[0004]在现有方法中，通常都采取解剖、测量半导体器件剖面结构的尺寸，从而测算出鸟嘴的长度，这种通过物理测量的方法存在一定的误差，导致测量的精确度比较低。
【发明内容】
[0005]本发明提供一种鸟嘴长度的测试方法及装置，以提高鸟嘴长度的测量精确度。
[0006]本发明的一个方面是提供一种鸟嘴长度的测试方法，包括:
[0007]分别获取第一金属氧化物半导体场效应晶体M0S管的最大跨导值和第二 M0S管的最大跨导值，所述第一 M0S管和所述第二 M0S管同类型，所述第一 M0S管和所述第二 M0S管的工艺流程相同，且所述第一 M0S管的预设沟道宽度与所述第二 M0S管的预设沟道宽度不同；
[0008]依据所述第一 M0S管的最大跨导值和所述第二 M0S管的最大跨导获得鸟嘴长度。
[0009]本发明的另一个方面是提供一种鸟嘴长度的测试装置，包括:
[0010]最大跨导值获取模块，用于分别获取第一金属氧化物半导体场效应晶体M0S管的最大跨导值和第二 M0S管的最大跨导值，所述第一 M0S管和所述第二 M0S管同类型，所述第一M0S管和所述第二 M0S管的工艺流程相同，且所述第一 M0S管的预设沟道宽度与所述第二M0S管的预设沟道宽度不同；
[0011]鸟嘴长度计算模块，用于依据所述第一 M0S管的最大跨导值和所述第二 M0S管的最大跨导获得鸟嘴长度。
[0012]本发明提供的鸟嘴长度的测试方法及装置，选用同类型且工艺流程一样的两个MOS管，通过第一MOS管的电特性曲线和第二 M0S管的电特性曲线分别测试第一 M0S管的最大跨导值和第二 M0S管的最大跨导值，依据M0S管的最大跨导值与M0S管的有效沟道宽度成正比、与M0S管的沟道长度成反比，且M0S管的有效沟道宽度为M0S管的预设沟道宽度减去2倍的鸟嘴长度，将第一 M0S管的最大跨导值和第二 M0S管的最大跨导值相比计算出鸟嘴长度，即采用电参数测试方法，不需要破坏性的测试方法便能测试出鸟嘴长度，提高了对鸟嘴长度测量的精确度。
【附图说明】
[0013]图1为半导体制造工艺中有源区和场区的剖面示意图；
[0014]图2为金属氧化物半导体场效应晶体管的平面示意图；
[0015]图3为金属氧化物半导体场效应晶体管沿沟道长度方向的剖面示意图；
[0016]图4为金属氧化物半导体场效应晶体管沿沟道宽度方向的剖面示意图；
[0017]图5为本发明实施例提供的鸟嘴长度的测试方法流程图；
[0018]图6为本发明实施例提供的鸟嘴长度的测试装置结构图；
[0019]图7为本发明另一实施例提供的鸟嘴长度的测试装置结构图。
【具体实施方式】
[0020]本发明实施例提供的鸟嘴长度的测试方法适用于金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,简称MOS 管)，尤其适用于以LOCOS工艺制造的M0S管。按照导电沟道类型，可以把M0S管分类为N沟道M0S管、P沟道M0S管；M0S管的结构包括栅氧化层、源极(Source)、漏极(Drain)、栅极(Gate)和衬底，M0S管的栅极通常采用多晶硅结构，即多晶硅栅，源极和漏极位于多晶硅栅的两侧。当M0S管导通时，其电流经多晶硅栅下方的沟道从漏极流向源极(或从源极流向漏极)，沟道是M0S管的导电通道，其区域位于多晶硅栅与有源区的重叠区域；沟道长度特指源极到漏极的距离，当不考虑源极和漏极的横向扩散时，沟道长度等于多晶硅栅的宽度；与M0S管沟道长度方向垂直方向的沟道尺寸，为M0S管的沟道宽度。图2所示是M0S管的平面示意图，M0S管包括衬底21、多晶硅栅22、有源区23、沟道宽度W等于有源区23的长度，沟道长度L等于多晶硅栅22的宽度；图3所示是M0S管沿沟道长度方向的剖面示意图，M0S管包括多晶硅栅22、源极31、漏极32、栅氧化层33、衬底21、场氧化层16，沟道长度L等于多晶硅栅22的宽度；图4所示是M0S管沿沟道宽度方向的剖面示意图，M0S管包括多晶硅栅22、栅氧化层33、衬底21、场氧化层16，沟道宽度W等于有源区23的长度，鸟嘴长度y为场氧化层16延伸部分的长度。
[0021]通过图2-4可知场氧化层的鸟嘴会在沟道宽度方向侵占一部分沟道的尺寸，鸟嘴越长，沟道宽度也就被侵占得越多。
[0022]图5为本发明实施例提供的鸟嘴长度的测试方法流程图。本发明实施例采用电参数测试方法，不需要破坏性的测试方法便能测试出鸟嘴长度，具体的测试步骤如下:
[0023]步骤S501、分别获取第一 M0S管的最大跨导值和第二 M0S管的最大跨导值，第一M0S管和第二 M0S管同类型，且第一 M0S管的预设沟道宽度与第二 M0S管的预设沟道宽度不同；
[0024]本发明实施例选用两个M0S管，该两个M0S管同为N沟道M0S管或同为P沟道M0S管，且该两个M0S管的工艺流程一样，不同之处在于，该两个M0S管的预设沟道宽度不同。模拟电子技术学科中介绍过M0S管的跨导是反映M0S管的栅源电压对漏极电流的控制能力的一项参数，是M0S管在某预设漏源电压时以栅源电压为横轴、漏极电流为纵轴的电特性曲线的斜率。当栅源电压刚好使M0S管开启时，其跨导值最大，称之为最大跨导。本发明实施例通过第一 M0S管的电特性曲线和第二 M0S管的电特性曲线分别获取第一 M0S管的最大跨导值和第二 M0S管的最大跨导值。
[0025]步骤S502、将第一 M0S管的最大跨导值和第二 M0S管的最大跨导值相比获得鸟嘴长度；
[0026]其中，第一 M0S管的最大跨导值与第一 M0S管的有效沟道宽度成正比、与第一 M0S管的沟道长度成反比，第二 M0S管的最大跨导值与第二 M0S管的有效沟道宽度成正比、与第二M0S管的沟道长度成反比，第一 MOS管的有效沟道宽度为第一 M0S管的预设沟道宽度减去2倍的鸟嘴长度，第二 M0S管的有效沟道宽度为第二 M0S管的预设沟道宽度减去2倍的鸟嘴长度。
[0027]若第一 M0S管的最大跨导值表不为G1,第一 M0S管的预设沟道宽度表不为W1,第一 M0S管的沟道长度表示为L1，鸟嘴长度表示为y，如图4所示，M0S管的有效沟道宽度为M0S管的预设沟道宽度减去2倍的鸟嘴长度，则第一 M0S管的有效沟道宽度为Wl-2*y ;根据模拟电子技术可知M0S管的最大跨导值与M0S管的有效沟道宽度成正比、与M0S管的沟道长度成反比，因此，第一 M0S管的最大跨导值G1 = x*(ffl-2y)/Ll, x表示常数项。
[0028]同理，第二 M0S管的最大跨导值表示为G2，第二 M0S管的预设沟道宽度表示为W2，第二 M0S管的沟道长度表示为L2，由于两个M0S管同为N沟道M0S管或同为P沟道M0S管，且该两个M0S管的工艺流程一样，所以第二 M0S管对应的鸟嘴长度与第一 M0S管对应的鸟嘴长度相同，第二 M0S管的有效沟道宽度为W2-2*y，第二 M0S管的最大跨导值G2 =x*(W2-2y)/L2，x表示常数项。由于第一 M0S管和第二 M0S管是同类型且工艺流程一样的两个M0S管，所以常数项X相同。
[0029]通过步骤S501获得G1、G2，且W1、L1、W2、L2已知的条件下，通过G1 = x*(Wl_2y)/L1 和 G2 = x*(W2-2y)/L2 相比很容易计算出 y，具