Pmos结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是涉及一种PM0S结构及其形成方法。
【背景技术】
[0002] 随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的 几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件 接近物理极限所带来的各种问题相继出现。常规的源漏区结构已经无法满足对器件运行速 度日益高涨的要求，因而出现了用以改善PM0S电学性能的嵌入式锗硅技术（Embedded SiGe technology)。该技术通过在PM0S源漏区的衬底中埋置锗娃层，利用锗娃层与衬底娃之间 晶格失配对沟道区域产生的应力，提高载流子（空穴）的迁移率，进而提高驱动电流，改善 PM0S的电学性能。
[0003] 在现有技术中，PM0S源漏区嵌入式锗硅中原位掺杂的硼离子，容易在退火时扩散 进入沟道，而嵌入式锗硅层在硅/锗硅界面上由于晶格失配产生的缺陷，会使硼离子向沟 道的扩散更加严重。这样的现象会造成栅电流增大，从而导致PM0S电学性能漂移。
[0004] 另外，为了追求尽可能大的对PM0S沟道的应力加载，形成于源漏区的嵌入式锗硅 层一般距离沟道很近，这样就会造成锗离子向沟道内扩散，改变了沟道的掺杂结构，不仅改 变了空穴迁移速率，还使得沟道内的总电荷数量发生变化，大大降低PM0S的电学性能。
【发明内容】
[0005] 本发明解决的问题是形成PM0S结构的嵌入式锗硅层时，原位掺杂的硼离子扩散 进入沟道造成的PM0S栅电流增大、电学性能下降的问题，以及嵌入式锗硅层中的锗离子扩 散，导致热载流子注入效应和负偏压温度不稳定性恶化，造成器件稳定性下降的问题。
[0006] 为解决上述问题，本发明提供了一种PM0S结构的形成方法，包括：提供半导体衬 底，所述半导体衬底表面形成有栅极结构和位于所述栅极结构两侧侧壁上的侧墙；以所述 栅极结构及侧墙为掩模，在侧墙两侧所述半导体衬底中形成沟槽；在所述沟槽底面及侧面 表面形成锗硅种晶层，所述锗硅种晶层掺杂有氟离子；在所述硅锗种晶层上形成硅锗体层， 所述硅锗体层填充满所述沟槽的剩余部分，所述锗硅体层含有掺杂离子。
[0007] 可选的，形成所述锗硅种晶层的方法为选择性外延生长工艺，所述选择性外延生 长工艺的温度为500°C~800°C，气压为1托~100托，反应气体包括硅源气体和锗源气体， 硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，所述硅源气体和锗源气体的流量为1标况毫 升每分~1000标况_升每分。
[0008] 可选的，所述错??圭种晶层中错兀素的质量比例为1 %~30 %，所述错??圭种晶层的 厚度为10Α~200/\。
[0009] 可选的，在所述锗硅种晶层中掺杂氟离子的方法为原位掺杂工艺。
[0010] 可选的，所述锗硅种晶层中掺杂氟离子的原位掺杂工艺为：在形成所述锗硅种晶 层的选择性外延生长工艺时加入氟源气体BF3或F2，所述氟源气体流量为浓度为1标况毫 升每分~100标况_升每分。
[0011] 可选的，所述锗硅种晶层中氟离子的掺杂浓度为IX 10lsatom/cm3~IX 1021atom/ cm3。
[0012] 可选的，形成填充满所述沟槽剩余部分的锗硅体层的方法为选择性外延生长工 艺，所述选择性外延生长工艺的温度为500°C~800°C，气压为1托~100托，反应气体包括 硅源气体和锗源气体，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH 4，所述硅源气体和锗源气 体的流量为1标况_升每分~1000标况_升每分。
[0013] 可选的，所述锗硅体层中锗元素的质量比例为30%~50%，所述锗硅体层含有的 掺杂离子为硼离子。
[0014] 可选的，在所述锗硅体层掺杂硼离子的方法为原位掺杂工艺，所述原位掺杂工艺 为：在形成所述锗硅体层的选择性外延生长工艺时加入硼源气体，硼源气体流量为1标况 毫升每分~1〇〇〇标况毫升每分。
[0015] 可选的，所述硼源气体为b2h6、bh3或者BC1 3。
[0016] 可选的，所述栅极结构包括位于所述半导体衬底之上的栅介质层和位于所述栅介 质层之上的栅极层。
[0017] 可选的，所述侧墙材料为氮化硅、氮氧化硅或者氧化硅。
[0018] 可选的，所述沟槽为U型或者Sigma型，深度范围为500A~800人。
[0019] 本发明还提供了一种PM0S结构，包括：半导体衬底，位于所述半导体衬底表面的 栅极结构和位于所述栅极结构两侧侧壁上的侧墙；位于所述侧墙两侧半导体衬底中的沟 槽；位于所述沟槽底面及侧面表面的锗硅种晶层，所述锗硅种晶层掺杂有氟离子；位于硅 锗种晶层上的硅锗体层，所述硅锗体层填充满所述沟槽的剩余部分，所述锗硅体层含有掺 杂1?子。
[0020] 可选的，所述锗硅种晶层中锗元素的质量比例为1%~30%，所述锗硅种晶层的 厚度为1〇Α~20〇Α。
[0021] 可选的，所述锗硅种晶层中氟离子的掺杂浓度为IX 10lsatom/cm3~IX 1021atom/ cm3。
[0022] 可选的，所述锗硅体层中锗元素的质量比例为30%~50%，所述锗硅体层含有的 掺杂离子为硼离子。
[0023] 可选的，所述栅极结构包括位于所述半导体衬底之上的栅介质层和位于所述栅介 质层之上的栅极层。
[0024] 可选的，所述侧墙材料为氮化硅、氮氧化硅或者氧化硅。
[0025] 可选的，所述沟槽为U型或者Sigma型，深度范围为500A~800A。
[0026] 与现有技术相比，本发明的技术方案具有以下优点：
[0027] 本发明PM0S结构的形成方法，通过在PM0S源漏区先形成掺杂有氟离子的锗硅种 晶层，再形成锗硅体层的方法，利用氟离子与硅原子强大的键合力，在锗硅种晶层中形成势 垒屏障，降低转移电子效应，减小锗硅体层中硼离子或者锗离子的扩散几率，能提高器件的 稳定性，改善负偏压温度不稳定性和热载流子注入效应。另外，在锗硅种晶层而不在锗硅体 层中掺杂氟离子，保证了在形成势垒屏障降低转移电子效应的同时，不会因在源漏区中掺 杂大量氟离子而导致器件源漏电流降低，影响器件电学性能。
[0028] 进一步，所述错??圭种晶层的厚度为丨〇A ~200A 错兀素质量的比例为1 %~ 30%，氟离子的掺杂浓度为1 X 10lsatom/cm3~1 X 1021atom/cm3,在保证对沟道施加足够大 应力的同时，并能有效的减小锗硅体层中硼离子或者锗离子的扩散几率。
[0029] 本发明的PM0S结构，包含了位于侧墙两侧半导体衬底中的沟槽、掺杂有氟离子的 锗硅种晶层和掺杂有硼离子的锗硅体层。所述掺杂有氟离子的锗硅种晶层位于所述沟槽 底面及侧面表面，掺杂有硼离子的锗硅体层位于所述锗硅种晶层之上并填充满沟槽剩余部 分，所述锗硅体层顶面与半导体衬底表面齐平。在掺杂有氟离子的锗硅种晶层中，利用了氟 离子与硅原子强大的键合力形成势垒屏障，降低转移电子效应，减小硼离子或者锗离子的 扩散几率，能提高器件的稳定性，改善负偏压温度不稳定性和热载流子注入效应。
【附图说明】
[0030] 图1至图5为本发明一实施例PM0S结构的形成过程的剖面结构示意图；
[0031] 图6至图9为本发明另一实施例PM0S结构的形成过程的剖面结构示意图。
【具体实施方式】
[0032] 由【背景技术】可知，现有技术工艺形成的PM0S结构存在电学性能漂移和电学性能 下降的问题。为此，对所述半导体器件及其形成工艺进行研究，发现在PM0S源漏区进行选 择性外延生长形成嵌入式锗硅层时，原位掺杂的硼离子在后续的退火工艺中会发生扩散， 增大栅极电流导致PM0S电学性能漂移。锗硅层中的锗离子也会扩散进入沟道，不仅改变了 空穴迁移速率，还使得沟道内的总电荷数量发生变化，导致了热载流子注入效应和负偏压 温度不稳定性恶化，大大降低PM0S的电学性能。
[0033] 为解决上述问题，本发明实施例中提供了一种PM0S结构及其形成方法，其中PM0S 结构的形成方法为通过在PM0S源漏区形成掺杂有氟离子的锗硅种晶层，利用氟离子与硅 原子强大的键合力形成势垒屏障，降低转移电子效应，减小锗硅体层中硼离子或者锗离子 的扩散几率，提高器件的稳定性，改善负偏压温度不稳定性和热载流子注入效应，提高了半 导体器件电学性能。
[0034] 为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法 的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比 例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实 际制作中应包含长度、宽度及深度的三维空间尺寸。
[0035] 图1~图5为本发明一实施例PM0S结构的形成过程的剖面结构示意图。
[0036] 参考图1，提供半导体衬底100,所述半导体衬底100表面形成有栅极结构101和 位于所述栅极结构101两侧侧壁上的侧墙102。
[0037] 所述半导体衬底100为硅衬底、或者绝缘体上硅（SOI)衬底。
[0038] 所述栅极结构101包括位于半导体衬底100表面上的栅介质层101a和位于所述 栅介质层l〇la表面上的栅极层101b。
[0039] 所述栅介质层101a材料为氧化硅、碳氧化硅、氧化铪、氮氧化铪、氧化锆或者氮氧 化锆。氧化硅或者碳氧化硅采用热氧化法、化学气相沉积法或者原子层沉积法形成；氧化 铪、氮氧化铪、氧化锆或者氮氧化锆采用化学气相沉积法、物理气相沉积法或者原子层沉积 法形成。
[0040] 所述栅介质层101a的厚度范围是15A~35A