半导体器件的利记博彩app
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种半导体器件的利记博彩app。
【背景技术】
[0002]在半导体器件制造工艺中，P型金属氧化物半导体(PM0S)晶体管、N型金属氧化物半导体(NM0S)晶体管或由PM0S晶体管与NM0S晶体管共同组成的互补型金属氧化物半导体(CMOS)晶体管成为构成芯片的基本器件。
[0003]近年来，随着器件集成密度提高，器件特征尺寸不断减小。在器件特征尺寸不断减小过程中，传统的二氧化硅栅极绝缘层不断变薄，栅极向衬底的漏电流越来越严重。
[0004]为解决上述问题，现有技术出现了采用比二氧化硅具有更高介电常数的高介电常数材料(High-K Material)，用以隔绝栅极与半导体衬底，大幅减小漏电量。同时，为了与高介电常数材料兼容，行业内出现了采用金属栅极替代多晶硅栅极作为栅极的解决方案，从而出现了新的晶体管栅极结构-金属栅堆叠结构。常见的金属栅堆叠结构自下而上包括:高介电常数材料层、功函数层、以及金属栅极层。
[0005]现有技术中，由于PM0S晶体管与NM0S晶体管的性能不同，因而需形成具有不同功函数层的金属栅堆叠结构，因此需要在不同的工艺步骤中形成功函数层及金属栅极层。常见的做法是先在半导体衬底上制作PM0S晶体管与NM0S晶体管的多晶硅栅极并以此作为伪栅极，接着先去除一个晶体管的多晶硅伪栅极，形成该晶体管的功函数层、金属栅极层，接着去除另一晶体管的多晶硅伪栅极极，形成该另一晶体管的功函数层、金属栅极层。
[0006]在实际研究中发现，采用上述方案制作的CMOS晶体管性能不可靠。
【发明内容】
[0007]本发明解决的问题是如何提高CMOS晶体管的性能可靠性。
[0008]为解决上述问题，本发明提供一种半导体器件的利记博彩app，包括:
[0009]提供半导体衬底，所述半导体衬底上形成有第一导电类型的晶体管以及具有伪栅极层的第二导电类型的晶体管，所述第二导电类型与第一导电类型相反，所述第一导电类型晶体管的栅极层至少包括金属栅极层，所述伪栅极层的材质为多晶硅；
[0010]在所述半导体衬底上形成暴露所述第二导电类型晶体管伪栅极层的图案化光刻胶，以所述图案化光刻胶为掩膜刻蚀去除相应第二导电类型晶体管的伪栅极层；
[0011]去除光刻胶残留物，并清洗所述半导体衬底，所述清洗采用的溶液里具有臭氧；
[0012]在去除伪栅极层所形成的沟槽内形成相应第二导电类型晶体管的栅极层。
[0013]可选地，所述第二导电类型的晶体管为NM0S晶体管，所述第一导电类型的晶体管为PM0S晶体管，或所述第二导电类型的晶体管为PM0S晶体管，所述第一导电类型的晶体管为NM0S晶体管。
[0014]可选地，去除所述光刻胶残留物采用NMP溶液。
[0015]可选地，所述溶液为去离子水或双氧水。
[0016]可选地，所述臭氧在溶液中的浓度范围为lppm-100ppm。
[0017]可选地，在采用具有臭氧的溶液清洗所述半导体衬底后，采用去离子水清洗所述半导体衬底。
[0018]可选地，所述第一导电类型晶体管的栅极层还包括功函数层。
[0019]可选地，在去除伪栅极层所形成的沟槽内形成相应第二导电类型晶体管的栅极层包括:在所述沟槽内形成金属栅极层。
[0020]可选地，在去除伪栅极层所形成的沟槽内形成相应第二导电类型晶体管的栅极层包括:依次在所述沟槽内形成功函数层及金属栅极层。
[0021]可选地，所述第一导电类型晶体管为NM0S晶体管，其金属栅极层材质为铝钛；所述第二导电类型晶体管为PM0S晶体管，所述沟槽内形成的金属栅极层的材质为氮化钛。
[0022]可选地，所述第一导电类型晶体管为PM0S晶体管，其金属栅极层材质为氮化钛；所述第二导电类型晶体管为NM0S晶体管，所述沟槽内形成的金属栅极层的材质为铝钛。
[0023]可选地，所述第一导电类型晶体管为NM0S晶体管，其栅极层还包括功函数层，所述功函数层的材质为铝钛，金属栅极层材质为铝；所述第二导电类型晶体管为PM0S晶体管，所述沟槽内形成的功函数层的材质为氮化钛，金属栅极层材质为铝。
[0024]与现有技术相比，本发明的技术方案具有以下优点:1)在同一半导体衬底上形成均具有金属栅的第一导电类型的晶体管与第二导电类型的晶体管过程中，先去除第一导电类型晶体管的伪栅极层并填入金属栅极层，对该金属栅极层使用光刻胶覆盖，第二导电类型晶体管的伪栅极层被图案化光刻胶暴露，施以干法刻蚀以实现该伪栅极层的去除，在去除光刻胶残留物后，清洗半导体衬底，该清洗溶液中溶有臭氧，该臭氧能对暴露的第一导电类型晶体管的金属栅极层进行氧化，使其表面生成一层致密氧化膜，该致密氧化膜一方面由于较薄，不会影响金属栅极层的电连接性，另一方面氧化膜由于比较致密，因而不会因为溶液的引入，与金属栅极层中的金属离子发生原电池反应，避免了该金属栅极层的腐蚀，提高了其电连接性能。
[0025]2)可选方案中，不论是PM0S晶体管的金属栅极层还是NM0S晶体管的金属栅极层，清洗溶液中的臭氧都能在其表面形成一层致密氧化膜，防止其表面发生原电池反应，避免该金属栅极层的腐蚀，提高了其电连接性能。
[0026]3)可选方案中，去除光刻胶残留物采用N-甲基吡咯烷酮(NMP)溶液，上述NMP溶液对有机物的去除性能较佳，与灰化法去除光刻胶残留物相比，能避免已暴露的第一导电类型晶体管的金属栅极层的氧化。
[0027]4)可选方案中，臭氧所溶于的溶液为去离子水或双氧水，上述两种溶液不引入新的杂质离子。
[0028]5)可选方案中，研究表明，当臭氧的浓度为lppm-100ppm时，生成的氧化膜最为致
Γ t I ο
[0029]6)可选方案中，不论是PM0S晶体管还是NM0S晶体管，其栅极层可以只包括金属栅极层，采用不同的金属栅极层材质调整功函数至PM0S晶体管与NM0S晶体管所需的范围内，例如对于PM0S晶体管，其金属栅极层材质为氮化钛，对于NM0S晶体管，金属栅极层的材质为铝钛。本方案中，金属栅极层即也起到功函数层的作用。
[0030]7)可选方案中，与6)可选方案不同的是，对于PM0S晶体管与NM0S晶体管,其栅极层均包括功函数层与金属栅极层，采用不同的功函数层与金属栅极层材质一起调整功函数至PMOS晶体管与NMOS晶体管所需的范围内，对于PMOS晶体管，例如其功函数层的材质为氮化钛,金属栅极层材质为铝，对于NMOS晶体管，功函数层的材质为铝钛，金属栅极层材质为招。
【附图说明】
[0031]图1至图5是本发明一个实施例的半导体器件在制作过程中的结构示意图；
[0032]图6是本发明另一实施例的半导体器件在制作过程中的结构示意图；
[0033]图7至图8是本发明再一实施例的半导体器件在制作过程中的结构示意图。
【具体实施方式】
[0034]如【背景技术】中所述，现有的CMOS晶体管在制作过程中，容易出现性能不可靠的问题。针对上述问题，本发明人经过分析，发现其产生的原因是在去除另一晶体管的多晶硅伪栅时，为去除刻蚀残留物，需清洗半导体衬底，清洗半导体衬底时，会引入去离子水，此时由于第一导电类型晶体管的金属栅极层已经暴露出来，因而去离子水会在其表面与金属栅极层中的金属离子发生原电池反应，以金属栅极层为铝材质为例，反应方程式为:4Α1+302+6Η20 —4A1(0H)3丨，随着反应进行该金属栅极层逐渐被腐蚀，造成其电连接可靠性变差。基于上述分析，本发明在去除第二导电类型晶体管的伪栅极层时，采用暴露该伪栅极层的图案化光刻胶干法刻蚀实现，在去除光刻胶残留物后，清洗半导体衬底，该清洗溶液中溶有臭氧，该臭氧能对已暴露的第一导电类型晶体管的金属栅极层进行氧化，使其表面生成一层致密氧化膜，该致密氧化膜一方面由于较薄，不会影响金属栅极层的电连接性，另一方面氧化膜由于比较致密，因而不会因为溶液的引入，与金属栅极层中的金属离子发生原电池反应，避免了该金属栅极层的腐蚀，提高了其电连接性能。
[0035]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0036]图1至图5为本发明一个实施例提供的半导体器件在制作过程中的结构示意图。以下结合图1至图5，详细介绍上述利记博彩app。
[0037]首先，如图1所示，提供半导体衬底10，所述半导体衬底10上具有第一区域101与第二区域102，所述第一区域101形成有PM0S晶体管11，所述第二区域102形成有具有伪栅极层的NM0S晶体管12。
[0038]具体地，半导体衬底10可以为硅、锗或绝缘体上硅(SOI)，第一区域101与第二区域102通过浅沟槽隔离结构(STI) 13隔开。
[0039]PM0S晶体管11的栅极结构包括:栅绝缘层111，以及位于栅绝缘层111上的栅极层112，该栅极层112为金属栅极层。栅绝缘层111为高K介电常数材料，材质例如为氧化哈或氮氧化铪娃，其形成方法例如为原子层沉积法(Atom Layer Deposit1n, ALD),物理气相沉积法(Physical Vapor Deposit1n, PVD)，化学气相沉积法(Chmical Vapor Deposit1n,CVD)等。金属栅极层的材质例如为氮化钛，用于将PMOS晶体管11的功函数调整至4.9eV?5.2eV。此外，PM0S晶体管11的栅极结构还包括:覆盖栅绝缘层111与栅极层112侧壁的侧墙113。该侧墙113的材质例如为氮化硅或氮氧化硅，其形成方法例如为回蚀。
[0040]NMOS晶体管12的栅极结构包括:栅绝缘层121，以及位于栅绝缘层121上的伪栅极层122，该伪栅极层122的材质为多晶硅。此外，NM0S晶体管12的栅极结构还包括:覆盖栅绝缘层121与栅极层122侧壁的侧墙123。
[0041]NM0S晶体管12的栅绝缘层121、侧墙123的材质及形成方法分别参照PM0S晶体管11的栅绝缘层121、侧墙123的材质及形成方法。
[0042]此外，PM0S晶体管11与NM0S晶体管12还包括源漏区(未图示)，半导体衬底10上还有填充于两晶体管11、12的栅极结构之间的介电层(未标示)，该介电层的表面与两晶体管11、12的栅极结构的顶部表面齐平。
[0043]接着，参照图2所示,在所述半导体衬底10上形成暴露NM0S晶体管12伪栅极层122的图案化光刻胶14，以所述图案化光刻胶14为掩膜刻蚀去除NM0S晶体管12的伪栅极层122，所形成结构参照图3所示。
[0044]上述形成图案化光刻胶14的步骤包括在PM0S晶体管11的栅极结构顶部表面、NM0S晶体管12的栅极结构顶部表面以及两者之间的介电层表面旋涂一层光刻胶,对该光刻胶采用掩膜板曝光、之后经显影形成。
[0045]以图案化光刻胶14为掩膜