闪存的接触结构及其制造方法
【技术领域】
[0001]本申请涉及半导体领域，具体而言，涉及一种闪存的接触结构及其制造方法。
【背景技术】
[0002]如图3所示，自对准闪存接触结构具有漏极区II，和共源极区I，。传统的自对准闪存接触结构的制造工艺过程中，在相邻两个栅极之间进行导电材料的沉积和刻蚀之后，漏极区II’的两个栅极上保留绝缘材料，然而会在共源极区I ’的两个栅极上分别存留部分导电材料。对其中一个栅极进行编程时，会有电压落在相应的栅极上，但是由于导电材料沉积在相邻的两个栅极上，因此在另外一个栅极上也会存在一定的电压，从而造成了栅极电压的增加，造成严重的漏极干扰。
[0003]如图1所示，在共源极区I，的两个栅极上各设置一个bit位，分别为第一 bit位I和第二 bit位2，在第一 bit位I和第二 bit位2之间设置有导电结构3，在器件不工作的状态下，第一 bit位I处于可编辑的状态，第二 bit位2处于擦除状态。由于在制造器件的过程中，导电结构3不仅处于第一 bit位I和第二 bit位2之间，还落在相邻的两个栅极上，即落在第一 bit位I和第二 bit位2上，如图2所示，因此，在器件工作的状态下，对第一 bit位I进行编辑的时候,在第二 bit位2上会产生一个稱合电压,在第二 bit位2不需要被编辑的时候会出现4?5V的电压，这将会导致很严重的漏极干扰。
[0004]上述第二 bit位2上存在耦合电压是由于图3所示剖面结构中位于凹槽102’中的导电材料造成的，如图3所示，在共源极区I，的第一 bit位I和第二 bit位2所处的栅极101’上有凹槽102’，该凹槽102’由导电材料填充，凹槽102’的两个侧壁分别落在第一bit位I和第二 bit位2所处的两个栅极上,第一 bit位I和第二 bit位2所处的栅极101’像“肩膀”一样支撑着凹槽102’内的导电材料，使得在对第一 bit位I进行编辑的时候，通过导电材料的导电作用在第二 bit位2所处的栅极上出现耦合电压。
[0005]针对现有技术中制造闪存接触结构导致漏极干扰的问题，目前尚未提出有效的解决方案。
【发明内容】
[0006]为了解决制造闪存接触结构导致漏极干扰的问题，本申请提供了一种闪存的接触结构及其制造方法。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种闪存的接触结构，该闪存包括共源极区和漏极区，该闪存接触结构包括:栅极，设置在衬底上；第一导电部，设置在衬底上的栅极之间；第二导电部，设置在共源极区的第一导电部的上方；绝缘层，设置在漏极区的栅极和第一导电部的上方；附加绝缘层，设置在共源极区的栅极的上方。
[0008]进一步地，上述第二导电部在沟道长度方向平面内的剖面形状为正漏斗状。
[0009]进一步地，上述绝缘层与栅极之间以及附加绝缘层与第一导电部之间还设置有扩散阻挡层。
[0010]进一步地，形成上述扩散阻挡层的扩散阻挡材料为氮化硅或氮氧化硅。
[0011 ] 进一步地，形成上述第一导电部和第二导电部的导电材料为钨。
[0012]进一步地，形成上述绝缘层和附加绝缘层的绝缘材料为氧化硅或氮化硅。
[0013]为了实现上述目的，根据本申请的另一方面，提供了一种闪存的接触结构的制造方法，该闪存包括共源极区和漏极区，该制造方法包括:步骤Si，在衬底上形成栅极和第一导电部，第一导电部设置在栅极之间；步骤S2，在第一导电部和栅极上沉积绝缘材料，形成绝缘层；步骤S3，在共源极区内，刻蚀去除绝缘层中位于第一导电部上方的绝缘材料，形成凹槽，其中，凹槽在沟道长度方向上的宽度为W1，第一导电部在沟道长度方向上的宽度为W2，且W1 ( W2 ;以及步骤S4，在凹槽内沉积导电材料，形成第二导电部。
[0014]进一步地，上述步骤S3还包括:步骤S31，提供具有开口的掩膜，开口在沟道长度方向上的宽度为W3，且W3大于W2 ;步骤S32，在上述掩膜的保护下，刻蚀绝缘层，得到预设凹槽；步骤S33，在上述预设凹槽内沉积绝缘材料至栅极被绝缘材料覆盖，形成附加绝缘层；以及步骤S34，刻蚀去除附加绝缘层中位于第一导电部上方的绝缘材料，形成凹槽。
[0015]进一步地，上述制造方法在步骤S2之前还包括扩散阻挡层的形成过程，形成过程包括:在栅极和第一导电部的表面沉积扩散阻挡材料；在扩散阻挡材料上设置光刻胶层；对光刻胶层进行图形化处理以在共源极区形成开口 ；以图形化处理后的光刻胶层为掩膜，刻蚀去除共源极区的扩散阻挡材料，形成扩散阻挡层。
[0016]进一步地，上述扩散阻挡材料为氮化硅或氮氧化硅。
[0017]进一步地，上述导电材料与第一导电部采用的材料相同。
[0018]进一步地，上述导电材料为钨。
[0019]进一步地,上述步骤S4还包括:步骤S41,在凹槽内沉积导电材料；步骤S42,对凹槽内沉积的导电材料进行平坦化处理，形成第二导电部。
[0020]进一步地，绝缘材料为氧化硅或氮化硅。
[0021]进一步地，刻蚀绝缘材料的过程采用干法刻蚀实施，优选干法刻蚀为反应离子刻蚀。
[0022]通过本申请，采用刻蚀绝缘材料之后再沉积绝缘材料，并对再次沉积的绝缘材料进一步刻蚀的方法，解决了现有技术中制造闪存接触结构导致漏极干扰的问题，进而达到了避免闪存接触结构漏极干扰的效果。
【附图说明】
[0023]构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0024]图1示出了现有技术中闪存中栅极的位的结构示意图；
[0025]图2示出了现有技术的在闪存中栅极的位上存在耦合电压时的结构示意图；
[0026]图3示出了现有技术的闪存的接触结构剖面结构示意图；
[0027]图4示出了本申请优选实施方式所提供的闪存接触结构的剖面结构示意图；
[0028]图5示出了本申请优选实施方式所提供的闪存接触结构的制造方法的流程图；
[0029]图6至图10示出了实施图5所示各步骤后的器件剖面结构示意图，其中，
[0030]图6示出了在衬底上形成栅极、导电部和扩散阻挡层后的剖面结构图；
[0031]图7示出了在图6所示的导电部和栅极上沉积绝缘材料形成绝缘层后的剖面结构图；
[0032]图8示出了刻蚀图7所示绝缘层得到预设凹槽后的剖面结构图；
[0033]图9示出了在图8所示预设凹槽内沉积绝缘材料形成附加绝缘层后的剖面结构图；
[0034]图10示出了刻蚀去除图9所示附加绝缘层中位于导电部上方的绝缘材料形成第一凹槽后的剖面结构图。
【具体实施方式】
[0035]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0036]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0037]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上