一种降低镍侵蚀的方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体涉及一种降低半导体器件衬底上沉积的镍对半 导体器件衬底的侵蚀的方法。
【背景技术】
[0002] 在65nm以下的半导体制造技术中，镍硅化物用于降低金属-半导体接触电阻。通 常，在半导体器件衬底表面清洗之后，沉积镍材料层，从而形成镍硅化物。然而，该镍硅化物 中的镍在后续工艺中因受热而向侧向扩散到栅极和沟道中，镍侵蚀成为半导体器件衬底的 缺陷，会在电路工作时引起较大的漏电流，严重影响了器件的性能。
[0003] 针对上述镍侵蚀的问题，传统技术主要集中在镍合金的摻杂以及快速热处理参数 的优化方面，但是在45nm以下的制程中的效果不大。因此，需要探索能够降低镍侵蚀的方 法，以提尚器件性能。
【发明内容】
[0004] 为了克服以上问题，本发明旨在提供一种降低镍侵蚀的方法，通过在镍材料上沉 积氮化物，利用氮化物来抑制镍的纵向扩散，以降低半导体器件衬底的镍侵蚀。
[0005] 为了实现上述目的，本发明提供了一种降低镍侵蚀的方法，包括在一半导体器件 衬底上制备栅极、源漏极，半导体器件衬底的材料包含硅，还包括以下步骤：
[0006] 步骤01 :清洗所述半导体器件衬底，然后在所述源漏极上进行镍沉积，以在源漏 极上方形成镍材料；
[0007] 步骤02 :采用物理气相沉积工艺在所述镍材料上形成一层氮化物层；
[0008] 步骤03 :对所述半导体器件衬底进行快速热处理工艺，从而使所述镍材料形成镍 硅化物；其中，在所述快速热处理工艺中，所述氮化物层抑制所述镍材料中的镍元素沿着所 述半导体器件衬底中的硅晶界进行侧向扩散。
[0009] 优选地，所述氮化物层的厚度为100~200 A。
[0010] 优选地，所述步骤02中，所述物理气相沉积工艺所采用的功率为2000~20000W。
[0011] 优选地，所述步骤02中，所述物理气相沉积工艺所采用的反应压强为 0-200mTorr〇
[0012] 优选地，所述步骤02中，所述物理气相沉积工艺所采用的靶材为Ti靶材。
[0013] 优选地，所述步骤02中，所述物理气相沉积工艺中采用的气体为氮气。
[0014] 优选地，所述步骤03中，所述快速热处理采用快速热处理炉或微波加热方式。
[0015] 优选地，所述步骤01中，采用物理气相沉积来形成所述镍材料。
[0016] 优选地，所述氮化物层的材料为氮化钛。
[0017] 本发明的降低镍侵蚀的方法，通过在镍材料上形成氮化物，利用氮化物来抑制镍 的纵向扩散，从而使得镍不能够侵蚀到周围的半导体器件衬底中，降低了镍侵蚀，降低了漏 电流，进一步提尚了器件的性能。
【附图说明】
[0018] 图1为本发明的一个较佳实施例的降低镍侵蚀的方法的流程示意图
[0019] 图2-5为本发明的一个较佳实施例的降低镍侵蚀的方法的各个制备步骤示意图
【具体实施方式】
[0020] 为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。
[0021] 以下结合附图1-5和具体实施例对本发明的降低镍侵蚀的方法作进一步详细说 明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达 到辅助说明本实施例的目的。
[0022] 请参阅图2,本实施例所采用的半导体器件衬底包括已经制备有栅极04、栅极侧 墙05、浅掺杂源漏区03、以及源漏极02的硅衬底01 ;请参阅图1，本实施例的降低镍侵蚀的 方法，包括：
[0023] 步骤01 :请参阅图3,清洗半导体器件衬底01，然后在源漏极02上进行镍沉积，以 在源漏极02上方形成镍材料06 ;
[0024] 具体的，可以采用常规的清洗工艺来清洗硅衬底，例如，先进行乙醇清洗、再进 行去离子水清洗、然后干燥处理；采用物理气相沉积在源漏极表面沉积镍材料；关于镍 材料的沉积可以采用现有的工艺，这里不再赘述。本实施例中，镍材料06的厚度可以为 50-100U臬材料的厚度可以根据实际工艺要求来设定，本发明对此不作限制。
[0025] 步骤02 :请参阅图4,采用物理气相沉积工艺在镍材料06上形成一层氮化物层 07 ；
[0026] 具体的，物理气相沉积工艺中，所采用的温度为室温，采用的功率为2000~ 20000W，反应压强为0~200mTorr，所采用的靶材为Ti靶材，采用的气体为氮气，由于氮 化物层不能过厚，否则会影响其它后续薄膜的制备；氮化物层太薄，又不能有效阻挡镍的扩 散，因此，氮化物层的厚度需要特别设置；本实施例中，所制备的氮化物层07的厚度选择在 1Q0~20:0 A之间，氮化物层07的材料可以为氮化钛。由于氮化物具有很好的粘附力而牢 牢粘附于镍材料表面，还能够在后续的快速热处理过程中很好地控制氮化物层下方的镍和 娃的反应速率，使该二者保持均匀的反应速率，从而抑制镍沿着下方衬底中的娃晶界方向 快速扩散，例如，避免镍扩散到栅极底部的沟道中。
[0027] 步骤03 :请参阅图5,对半导体器件衬底01进行快速热处理工艺，从而使镍材料 06形成镍硅化物06' ；
[0028] 具体的，如前所述，在快速热处理工艺中，氮化物层07能够抑制镍材料06中的镍 元素的侧向扩散，例如，镍元素会侧向扩散到栅极4底部的沟道中，从而增大漏电流，降低 器件性能。这里侧向扩散是指覆盖有镍材料的衬底部分的侧向，而不是镍材料06所在层的 侧向，因为栅极4两侧具有侧墙5来隔离镍元素的扩散。本实施例中，快速热处理可以采用 快速热处理炉或微波加热等方式，快速热处理的温度为200~1300°C，时间为1~2分钟。 经过快速热处理，氮化物层07控制镍材料06中的镍和衬底Ol中的硅保持均匀的反应速 率，从而形成镍硅化物06'。
[0029] 通过本发明的上述降低镍侵蚀的方法，在镍材料上形成氮化物，利用氮化物来抑 制镍的纵向扩散，从而使得镍不能够侵蚀到周围的半导体器件衬底中，降低了镍侵蚀，降低 了漏电流，进一步提高了器件的性能。
[0030] 虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而 已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若 干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
【主权项】
1. 一种降低镍侵蚀的方法，包括在一半导体器件衬底上制备栅极、源漏极，所述半导体 器件衬底的材料包含硅，其特征在于，包括以下步骤： 步骤01 :清洗所述半导体器件衬底，然后在所述源漏极上进行镍沉积，以在源漏极上 方形成镍材料； 步骤02 :采用物理气相沉积工艺在所述镍材料上形成一层氮化物层； 步骤03 :对所述半导体器件衬底进行快速热处理工艺，从而使所述镍材料形成镍硅化 物；其中，在所述快速热处理工艺中，所述氮化物层抑制所述镍材料中的镍元素沿着所述半 导体器件衬底中的硅晶界进行侧向扩散。2. 根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述物理气 相沉积工艺所采用的温度为室温。3.根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述氮化物 层的厚度为1QCK2Q0A。4.根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述物理气 相沉积工艺所采用的功率为2000~20000W。5.根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述物理气 相沉积工艺所采用的反应压强为0_200mTorr。6. 根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述物理气 相沉积工艺所采用的靶材为Ti靶材。7.根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤02中，所述物理气 相沉积工艺中采用的气体为氮气。8.根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤03中，所述快速热 处理采用快速热处理炉或微波加热方式。9. 根据权利要求1所述的降低镍侵蚀的方法，其特征在于，所述步骤01中，采用物理气 相沉积来形成所述镍材料。10. 根据权利要求1-9任意一项所述的降低镍侵蚀的方法，其特征在于，所述氮化物层 的材料为氮化钛。
【专利摘要】本发明提供了一种降低镍侵蚀的方法，包括在一半导体器件衬底上制备栅极、源漏极，以及包括：清洗半导体器件衬底，然后在源漏极上进行镍沉积，以在源漏极上方形成镍材料；采用物理气相沉积工艺在镍材料上形成一层氮化物层；对半导体器件衬底进行快速热处理工艺，从而使镍材料形成镍硅化物；其中，在快速热处理工艺中，氮化物层抑制镍材料中的镍元素的侧向扩散，从而降低了镍侵蚀，降低了漏电流，以及提高了器件的性能。
【IPC分类】H01L21/28, H01L21/285
【公开号】CN105097472
【申请号】CN201510460418
【发明人】何志斌, 周军
【申请人】上海华力微电子有限公司
【公开日】2015年11月25日
【申请日】2015年7月30日