半导体装置的制造方法
【技术领域】
[0001]本说明书中记载的技术涉及一种半导体装置。
【背景技术】
[0002]在日本专利公开公报2012-43890号中，公开了一种IGBT(Insulated GateBipolar Transistor:绝缘栅双极型晶体管)区域与二极管区域被形成在同一半导体基板上的半导体装置。IGBT区域具备:第一导电型的体层，其被形成在半导体基板的表面上；第一导电型的体接触层，其被局部地形成在体层的表面上，并且与体层相比第一导电型的杂质浓度较高；第二导电型的发射层，其被局部地形成在体层的表面上；第二导电型的漂移层，其被形成于体层的背面侧；第一导电型的集电层，其被形成于漂移层的背面侧；栅电极，其通过绝缘膜而被覆盖并被配置于沟槽的内部。这种半导体装置被称为反向导通(RC)IGBT，有时会进行IGBT动作，有时会进行二极管动作。
【发明内容】
[0003]发明所要解决的课题
[0004]在上述的半导体装置进行二极管动作时，不仅是二极管区域，IGBT区域内的寄生二极管也有助于该动作。由于在进行二极管动作时，空穴从IGBT区域的体接触层向漂移层被注入，因此为了减少二极管动作时的开关损耗，减少空穴从体接触层向漂移层注入的注入量是较为有效的。如果缩小IGBT区域的体接触层，则能够减少空穴从体接触层向漂移层注入的注入量，从而会减少二极管动作时的开关损耗。但是，当缩小IGBT区域的体接触层时，存在IGBT动作时的雪崩耐量会降低的问题。
[0005]本说明书提供解决上述课题的技术。在本说明书中，提供一种能够在IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置中确保IGBT动作时的雪崩耐量并且减少二极管动作时的开关损耗的技术。
[0006]用于解决课题的方法
[0007]本说明书公开了一种半导体装置，其为IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置。IGBT区域具备:第一导电型的体层，其被形成在半导体基板的表面上；第一导电型的体接触层，其被局部地形成在体层的表面上，并且与体层相比第一导电型的杂质浓度较高；第二导电型的发射层，其被局部地形成在体层的表面上；第二导电型的漂移层，其被形成于体层的背面侧；第一导电型的集电层，其被形成于漂移层的背面侧；栅电极，其通过绝缘膜而被覆盖并被配置于沟槽的内部。在该半导体装置中，距二极管区域的距离较远的位置处的体接触层与距二极管区域的距离较近的位置处的体接触层相比被形成为较大。
[0008]本申请的发明人们发现，在IGBT动作中于关断时产生的雪崩电流并不会均等地分布于IGBT区域的整体，而是会集中于IGBT区域的中央部分即距二极管区域的距离较远的位置处。在上述的半导体装置中，在雪崩电流集中的位置处，将体接触层形成为较大。通过采用这种结构，从而能够确保IGBT动作时的雪崩耐量。
[0009]此外，根据上述的半导体装置，能够在雪崩电流并未怎么流通的IGBT区域的周缘部分即距二极管区域较近的位置处将体接触层形成为较小。通过采用这种结构，从而能够抑制二极管动作时的空穴向漂移层的注入，由此减少二极管动作时的开关损耗。
【附图说明】
[0010]图1为实施例的半导体装置2的俯视图。
[0011 ]图2为表示实施例的半导体装置2的IGBT区域4的详细情况的俯视图。
[0012]图3为图2的II1-1II剖视图。
[0013]图4为图2的IV-1V的剖视图。
[0014]图5为表示改变例的半导体装置2的IGBT区域4的详细内容的俯视图。
[0015]图6为改变例的半导体装置2的IGBT区域4的剖视图。
[0016]图7为改变例的半导体装置2的IGBT区域4的剖视图。
【具体实施方式】
[0017]本说明书所公开的半导体装置能够被构成为，沟槽间距较宽的位置处的体接触层与沟槽间距较窄的位置处的体接触层相比被形成为较大。
[0018]在沟槽间距被形成为不均等的情况下，在雪崩击穿时，电场会集中于沟槽间距较宽的位置处，从而雪崩电流会集中流通。因此，通过将沟槽间距较宽的位置处的体接触层形成为较大，从而能够确保IGBT动作时的雪崩耐量。此外，通过将沟槽间距较窄的位置处的体接触层形成为较小，从而能够抑制空穴向漂移层的注入，由此减少二极管动作时的开关损耗。
[0019]本说明书公开的半导体装置能够被构成为，沟槽深度较深的位置的附近的体接触层与沟槽深度较浅的位置的附近的体接触层相比被形成为较大。
[0020]在沟槽深度被形成为不均等的情况下，在雪崩击穿时，电场会集中于沟槽深度较深的位置处，从而雪崩电流会在其附近集中流通。因此，通过将沟槽深度较深的位置的附近的体接触层形成为较大，从而能够确保IGBT动作时的雪崩耐量。此外，通过将沟槽深度较浅的位置的附近的体接触层形成为较小，从而能够抑制空穴向漂移层的注入，由此减少二极管动作时的开关损耗。
[0021]实施例
[0022]图1图示了本实施例的半导体装置2。半导体装置2具备被形成在同一半导体基板上的IGBT区域4、二极管区域6、检测区域8。半导体装置2为所谓的反向导通(RC) IGBT。
[0023]在半导体基板的表面上平行地形成有多个沟槽10 (参照图2)。在半导体装置2中，多个IGBT区域4与多个二极管区域6在与沟槽10延伸的方向(X方向)正交的方向(Y方向)上被交替地并排配置。虽然在图1中，例示了三个IGBT区域4与两个二极管区域6被交替地并排配置的情况，但IGBT区域4与二极管区域6的数量并不限定于此。
[0024]图2至图4图示了 IGBT区域4的详细情况。另外，在图2中，未图示有后文所述的表面电极24、绝缘栅34、表面绝缘膜40、虚设栅42。如图2至图4所示，在IGBT区域4中形成有:由杂质浓度较高的P型半导体形成的体接触层12 ;由杂质浓度较高的η型半导体形成的发射层14 ;由P型半导体形成的体层16 ;由杂质浓度较低的η型半导体形成的漂移层18 ;由η型半导体形成的缓冲层20 ;和由杂质浓度较高的P型半导体形成的集电层22。体接触层12、发射层14、体层16在半导体基板的表面上露出，并与表面电极24接触。体接触层12以及发射层14被局部地形成在体层16的表层部分上。漂移层18被形成在体层16的背面上。缓冲层20被形成在漂移层18的背面上。集电层22被形成在缓冲层20的背面上。集电层22在半导体基板的背面上露出，并与背面电极26接触。
[0025]在二极管区域6中形成有:由杂质浓度较高的P型半导体形成的阳极接触层28 ;由P型半导体形成的阳极层30 ;由杂质浓度较低的η型半导体形成的漂移层18 ;由η型半导体形成的缓冲层20 ;和由杂质浓度较高的η型半导体形成的阴极层32。阳极接触层28、阳极层30在半导体基板的表面上露出，并与表面电极24接触。阳极接触层28被局部地形成在阳极层30的表层部分上。漂移层18被形成在阳极层30的背面上。缓冲层20被形成在漂移层18的背面上。阴极层32被形成在缓冲层20的背面上。阴极层32在半导体基板的背面上露出，并与背面电极26接触。
[0026]在半导体装置2中，IGBT区域4的漂移层18与二极管区域6的漂移层18作为共用的层而被形成。在半导体装置2中，IGBT区域4的缓冲层20与二极管区域6的缓冲层20作为共用的层而被形成。此外，在半导体装置2中，IGBT区域4的体层16与二极管区域6的阳极层30作为共用的层而被形成。换言之，IGBT区域4的体层16与二极管区域6的阳极层30中，距半导体基板的表面的深度、杂质浓度是共同的。
[0027]沟槽10在IGBT区域4中从半导体基板的表面侧起贯穿体层16，并到达至漂移层18的内部。在IGBT区域4的沟槽10中形成有绝缘栅34。绝缘栅34具备被形成于沟槽10的内壁上的栅绝缘膜36与被栅绝缘膜36覆盖并被填充于沟槽10内的栅电极38。栅电极38通过表面绝缘膜40而与表面电极24隔离。栅电极38与栅电极端子7 (参照图1)电连接。在图2中例示了一个IGBT区域4通过沟槽10而被划分为五个区域的情况，但一个IGBT区域4被划分的区域的数量并不限定于此。
[0028]沟槽10在二极管区域6中，从半导体基板的表面侧起贯穿阳极层30，并到达至漂移层18的内部。在二极管区域6的沟槽10中形成有虚设栅42。虚设栅42具备被形成于沟槽10内侧的虚设栅绝缘膜44与被虚设栅绝缘膜44覆盖并被填充于沟槽10内的虚设栅电极46。虽然在图3以及图4中，虚设栅电极46通过表面绝缘膜40而与表面电极24隔离，但在未图示的位置处，虚设栅电极46与表面电极24接触，从而虚设栅电极46与表面电极24电连接。
[0029]检测区域8具备与IGBT区域4相同的结构。检测区域8用于对流通于表面电极24与背面电极26之间的电流的大小进行检测。
[0030]如图2所示，在IGBT区域4中，发射层14被配置为，在被并排配置的两个沟槽10之间，在与沟槽10延伸的方向(图的X方向)正交的方向(图的Y方向)上从一个沟槽10延伸至另一个沟槽10。在对半导体基板进行俯视观察时，体层16通过沟槽10与发射层14而被划分为矩形的范围，体接触层12被配置在所划分出的体层16的中央附近。
[0031]在本实施例的半导体装置2中，IGBT区域4的体接触层12的大小根据位置而有所不同。在本实施例中，被配置在距二