存储器元件的形成方法
【技术领域】
[0001]本发明涉及有关于存储器元件的形成方法，特别涉及有关于电阻式存储器元件的形成方法。
【背景技术】
[0002]近年来，各种消费性电子产品逐渐流行，促使非易失性存储器需求量大增。非易失性存储器以闪存(Flash Memory)为主流。然而，随着元件尺寸持续缩小，闪存已遭遇操作电压大、操作速度慢、数据保存性差等缺点，限制闪存未来的发展。
[0003]因此，目前已有许多新式非易失性存储器材料和装置正在被积极研发。新式非易失性存储器装置包括磁随机存储器(MRAM)、相变化存储器(PCM)、和电阻式随机存储器(RRAM)。其中，电阻式非易失性存储器具有功率消耗低、操作电压低、写入擦除时间短、经久耐用、记忆时间长、非破坏性读取、多状态记忆、制作简单及体积小等优点。
[0004]然而，电阻式非易失性存储器的合格率与效率仍需进一步提高。
【发明内容】
[0005]本发明解决的技术问题在于:提供一种存储器元件的形成方法，以解决现有技术中电阻式非易失性存储器的合格率与效率低下的问题。
[0006]本发明提供一种存储器元件的形成方法，包括:在一第一电极上形成一电阻转换层；在该电阻转换层上形成一第二电极；对该电阻转换层提供一形成电压使该电阻转换层的电阻变小；在提供该形成电压之后，对该电阻转换层提供一初始重置电压使该电阻转换层的电阻变大；在提供该初始重置电压之后，对该电阻转换层提供一第一设定电压，使该电阻转换层的电阻变小；在提供该第一设定电压之后，对该电阻转换层提供一第二重置电压，使该电阻转换层的电阻变大；以及在提供该第二重置电压之后，对该电阻转换层提供一第二设定电压，使该电阻转换层的电阻变小，其中，该第二设定电压小于该第一设定电压。
[0007]本发明所提供的存储器元件的形成方法，在保证电阻式非易失性存储器现有优点的前提下，提高了电阻式非易失性存储器的合格率与效率。此外，分次施加形成电压有助于提升存储器元件的效率，存储器元件的设定电流更为稳定。
【附图说明】
[0008]图1A:显示根据一些实施例的存储器元件的剖面图。
[0009]图1B:显示根据一些实施例的存储器元件的剖面图。
[0010]图2A?2D:显示根据一些实施例测量存储器元件所得的电流-电压关系图。
[0011]图3:显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。
[0012]图4:显示根据一些实施例的存储器元件的形成方法流程图。
[0013]图5:显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。
[0014]图6A:显示根据一些实施例的存储器元件在烘烤前及烘烤后的重置电流关系图。
[0015]图6B:显示根据一些实施例的存储器元件的重置电流衰退率分布图。
[0016]符号说明:
[0017]100?存储器元件；
[0018]102 ?电极；
[0019]104?电阻转换层；
[0020]106 ?电极；
[0021]108 ?空缺；
[0022]109?导电细丝；
[0023]200 ?方法；
[0024]S202、S204、S206、S208、S210、S212、S214、S216、S218 ?步骤。
【具体实施方式】
[0025]以下将详细说明本发明实施例的制作与使用方式。然而应当注意的是，本申请书提供许多可供应用的发明思路，其可以多种特定形式实施。文中所列举的特定实施例仅为制造与使用本发明的特定方式，并不是用来限制本发明的保护范围。此外，在实际应用中，第一制造工艺与第二制造工艺的进行，可包括在第一制造工艺之后立刻进行第二制造工艺的情形，也可包括在第一制造工艺与第二制造工艺之间附加其他制造工艺的情形。元件可能被任意地绘制成不同的尺寸比例。这仅仅是为了简单、清楚地描绘各元件。此外，当涉及一第一材料层位于一第二材料层之上时，包括第一材料层与第二材料层直接接触或间隔有一种或多种其他材料层的情形。以下，描述了实施例的一些变化。在不同的图式与实施例描述中，相似的附图标记可用以标示相似的元件。
[0026]图1A和图1B显示根据一些实施例的存储器元件100在低电阻态(low resistancestatus)与高电阻态(high resistance status)时的剖面图。在一些实施例中，存储器元件100为电阻式随机存取存储器(resistive random access memory,RRAM)兀件。如图1A所示，存储器元件100包括电极102、电极106、以及位于电极之间的电阻转换层104。
[0027]在一些实施例中，电阻转换层104的材质为介电材料，且通常是电性绝缘的。然而，对电阻转换层104施加足够高的电压后，使电阻转换层的导电性增加。例如，通过形成方法(forming process),可在电阻转换层104中形成一个或多个导电通路(可以为导电细丝，filament)。当导电通路朝电极延伸并连接电极102及电极106时，电阻转换层104的电阻值大幅下降。接着，可施加反向电压以部分破坏所形成的导电细丝或导电通路，使电阻转换层104的电阻升高。
[0028]图2A?2D显示根据一些实施例测量存储器元件所得的电流_电压关系图。在一些实施例中，进行形成方法以激活或启动存储器元件100。如图2A及图1A所示,可对电极102或电极106施加逐渐增加的偏压(如图2A的路径I所示)。偏压可使电阻转换层中的负电离子(例如，氧离子或氮离子)趋向电极而在电阻转换层104中留下一连串的空缺108。空缺108可以是氧空缺或氮空缺。空缺108可随着偏压升高而逐渐增多。当偏压提升至Vf时，这些空缺106串联成连接电极102与电极106的导电细丝109而形成导电路径。因此，流经电阻转换层104的电流大幅提升，如图2A所示。或者，在其他实施例中，直接对电阻转换层104施加形成电压以形成一个或多个导电路径。
[0029]如图1B及图2B所示，在一些实施例中，对电极106或电极102施加反向偏压以初始重置(initial reset)电阻转换层104，使其电阻回到高电阻态(如图2B的路径2所示)。例如，反向偏压可使部分空缺108消失而破坏部分的导电细丝109。因此，电极间由空缺108形成的导电路径消失。这是因为电流产生的热量修复了电阻转换层104中的缺陷。部分空缺108可能因而消失，使电阻转换层104回到高电阻状态。
[0030]之后，如图2C的路径3所示，在一些实施例中，对电极102或电极106施加逐渐增加的偏压以对电阻转换层104进行设定(set)。由于在先前的形成方法(如图2A所示)，电阻转换层104中已留下空缺108。这些空缺108在图2B所示的初始重置之后，不会完全消除而仍部分保留。因此，在一些实施例中，以低于形成电压的偏压(即，设定电压)便足以使电阻转换层104的电阻状态转换为低电阻态。换言之，由于电阻转换层104中已具有空缺108，使用较低的偏压足以形成串联电极的导电细丝。
[0031]之后，在一些实施例中，如图2D的路径4所示，再次进行重置(reset)以将电阻转换层104的状态转变为高电阻状态。在一些实施例中，进行多次重置以使电阻转换层104的电性能稳定。例如，可进行5次至10次的重置。
[0032]如上所述，电阻转换层104的电阻值状态可通过施加电压而改变。因此，可将数据储存在电阻转换层之中。通过测量流经电阻转换层104的电流，可得知电阻转换层104的电阻值信息，从而获得所需的储存数据。
[0033]在一些实施例中，对存储器元件100进行烘烤以测试存储器元件100的可靠度(可称之为记忆力测试，retent1n test)。例如，可将存储器元件100置于约175°C的环境中烘烤约24小时。图3显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。通过测量同一硅晶片上的多个存储器元件的重置电流(Ireset)，可得知这些存储器元件的重置电流的分布情形。在图3中，空心圆形点用于表示烘烤前的重置电流分布，而实心圆形点用于表示烘烤后的重置电流分布。
[0034]如图3所示，在烘烤后，重置电流分布趋于变大。例如，有超过5%的存储器元件在烘烤之后，重置电流会高于标准值，例如10 6A(安培)。高于标准值的重置电流不易与设定电流区别，可造成存储器的存储数据发生误判。由于存储器元件重置电流的不稳定使存储器元件的合格率下降。
[0035]为了解决上述问题，本发明的实施例提出一种存储器元件的形成方法，可提高存储器元件的合格率。
[0036]如图1A所示，在一些实施例中，在基底(未显示)之上形成电极102。基底可包括半导体基底或其他适合基底。在一些实施例中，基底为半导体晶片，例如硅晶片。在一些实施例中，电极102的材质包括金属氮化物。在一些实施例中，电极102的材质包括氮化钛(TiN)、钼(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料、或它们的组合。在一些实施例中，可在基底上沉积导电材料以形成电极102。例如，可通过图案化工艺将导电材料图案化成所需的电极。在一些实施例中，导电材料可利用物理气相沉积、电镀、化学气相沉积、旋转涂布、或其他适合的工艺、以及它们的组合而形成。
[0037]接着，如图1A所示，在一些实施例中，在电极102上形成电阻转换层104。电阻转换层104的材质可包括氧化物、氮化物、其他适合的介电材料、或它们的组合。例如，电阻转换层104的材质包括氧化铪、氧化锆、氧化钛、氧化钽、氧化钨、氧化铝、氧化锌、氧化镍、氧化铜、其他适合的材料、或他们的组合。在