一种镍硅化物的优化方法
【技术领域】
[0001]本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种通过离子注入的方法优化镍硅化物工艺的方法。
【背景技术】
[0002]随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何以低电阻材料制造半导体器件从而保持或者降低信号延迟成为人们关注的焦点，而CMOS器件的栅极导体和S/D的表面电阻和接触电阻的减小与后道互连同样的重要。
[0003]在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如T1、Co,Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。随着半导体工艺水平的不断提高，特别是在45nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金(例如NiPt)已成为形成NiSi金属硅化物的主要材料。
[0004]在使用镍形成镍硅化物时，现有的工艺通常包括以下步骤:
[0005]首先沉积NiPt，然后沉积保护层TiN ；
[0006]接着，通过进行两次退火，来形成所需的镍硅化物；其中，第一次退火的目的是形成Ni2S1、第二次退火的目的是形成最终需要的NiSi。
[0007]在上述现有的镍硅化物形成工艺中，是通过在Ni中增加Pt来增强NiSi的稳定性。其中Pt被直接加到Ni的靶材中，以NiPt这种合金的形式沉积成膜。Pt均匀地分布在Ni中，但由于距离下层的Si较近，会迅速阻止Ni/Si界面上Ni的供应，造成一种富硅(S1-rich)环境，因而更容易形成高电阻的NiSi2，会对器件性能造成不利影响。这是因为如果将Pt直接加到Ni中，就会造成Pt离基底硅很近的现象，从而减缓Ni向Ni/Si界面的扩散，不利于形成富镍(N1-rich)的环境。
[0008]有研宄表明，在第一次退火时，如能使Pt远离基底硅，则更有利于低电阻金属硅化物NiSi的稳定。因此，设计一种新的优化工艺，使得在退火时Pt能够远离基底硅，成为业界一项重要课题。
【发明内容】
[0009]本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的镍硅化物的优化方法，对金属硅化物的形成进行改进，通过三次退火，并在第一、二次退火过程之间进行离子注入Pt，从而改变Pt在NiPt中的分布，形成稳定的镍硅化物。
[0010]为实现上述目的，本发明的技术方案如下:
[0011]一种镍硅化物的优化方法，包括以下步骤:
[0012]步骤SOl:提供一形成有NMOS和PMOS的半导体衬底，沉积一 SiN层作为金属硅化物阻挡层，并选择性地去除需要形成金属硅化物区域的SiN ;
[0013]步骤S02:依次沉积一第一 NiPt层和第一 TiN层；
[0014]步骤S03:进行第一次退火，消耗掉部分厚度的第一 NiPt层，在需要形成金属硅化物的区域形成第一镍硅化物；
[0015]步骤S04:向第一 TiN层和第一 NiPt层进行Pt的离子注入，形成第二 TiN层和第二 NiPt 层；
[0016]步骤S05:进行第二次退火，在需要形成金属硅化物的区域继续形成第一镍硅化物；
[0017]步骤S06:去除第二 TiN层、没有反应的第二 NiPt层以及SiN层，然后，进行第三次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
[0018]优选地，所述第一镍硅化物为Ni2Si,所述第二镍硅化物为NiSi。
[0019]优选地，所述第一 NiPt层中Pt的含量为O?15%。
[0020]优选地，通过第一次退火，消耗掉不小于30%的第一 NiPt层厚度。
[0021]优选地，所述第一 NiPt层的厚度为30?300A。
[0022]优选地，步骤S04中，对半导体衬底上的NMOS和PMOS整体区域进行Pt的离子注入。
[0023]优选地，步骤S04中，对半导体衬底上需要形成金属硅化物的区域进行Pt的离子注入。
[0024]优选地，所述第一、二次退火温度分别为200?350 °C。
[0025]优选地，所述第一、二次退火温度相同。
[0026]优选地，所述第三次退火温度为350?550 °C。
[0027]从上述技术方案可以看出，本发明将形成镍硅化物时的传统两次退火优化为三次退火工艺，通过在第一次退火时消耗掉部分厚度的NiPt层，并在第一、二次退火之间进行离子注入Pt，从而改变了 Pt在NiPt中的分布及含量，使得NiPt中的Pt远离基底硅，可在第一、二次退火时都形成Ni2Si,避免了因传统的富硅环境而形成高电阻的NiSi2，增强了最终形成的NiSi的稳定性。
【附图说明】
[0028]图1是本发明一种镍硅化物的优化方法的流程图；
[0029]图2?图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。
【具体实施方式】
[0030]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0031]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0032]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种镍硅化物的优化方法的流程图。同时，请参阅图2?图7，图2?图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。图2?图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种镍硅化物的优化方法，包括以下步骤:
[0033]如框01所示，步骤SOl:提供一形成有NMOS和PMOS的半导体衬底，沉积一 SiN层作为金属硅化物阻挡层，并选择性地去除需要形成金属硅化物区域的SiN。
[0034]请参阅图2。首先，在半导体衬底I上形成NMOS和PMOS器件，例如包括形成STI (浅沟槽隔离)、栅极2、源/漏等结构。衬底I可采用常规硅片执行，栅极2可采用多晶硅栅极。然后，在衬底及NMOS、PMOS器件表面沉积一层SiN层3，作为金属硅化物阻挡层(SAB hardmask)ο
[0035]请参阅图3。接着，可采用公知的光刻及刻蚀工艺，对SiN层3进行图形化。例如通过光刻技术，将图形转移到SiN上，再经干法刻蚀，选择性地去除需要形成金属硅化物区域的SiN，即去除栅极和源/漏区域的SiN(图示为简化，已将SiN层图形全部略去，请避免误解)。该区域将用于形成金属接触。
[0036]如框02所示，步骤S02:依次沉积一第一 NiPt层和第一 TiN层。
[0037]请参阅图4。接下来，依次沉积一层第一 NiPt层4和一层第一 TiN层5，将NMOS和PMOS器件覆盖。第一 NiPt层4用于后续使其中的Ni与多晶硅栅极2中的Si及源/漏区域中的Si在退火状态下发生反应，生成镍的金属硅化物。第一 TiN层5用作第一 NiPt层4的保护层(cap layer)。作为一可选的实施方式，所述第一 NiPt层4中Pt的含量范围可为O?15%，例如可以是0%、5%