分栅式存储器件及其制造方法
【技术领域】
[0001]本发明总体涉及存储器，更具体地，涉及分栅式存储器件。
【背景技术】
[0002]闪存是能够被电擦除且被重新编程的电子非易失性计算机存储介质。闪存单元广泛用于各种商务和军事电子器件和设备中。在闪存单元中，通过使用分栅结构能消除与堆叠栅极结构相关的过多擦除。
【发明内容】
[0003]根据本发明的一个方面，提供了一种分栅式存储器件，设置在半导体主体的上方，分栅式存储器件包括:第一栅极结构，包括彼此间隔设置的第一存储栅极和第一选择栅极，第一存储栅极和第一选择栅极具有非平面的顶面，相对于半导体主体的上表面，顶面沿着第一方向在高度上连续地和/或单调地降低；栅极间介电层，布置在第一存储栅极和第一选择栅极的相邻侧壁之间，栅极间介电层在第一存储栅极的下方延伸；以及第一介电层，设置在栅极间介电层之上以及布置在第一存储栅极和第一选择栅极的相邻侧壁之间，以提供第一存储栅极和第一选择栅极之间的隔离。
[0004]优选地，该分栅存储器件还包括:第二栅极结构，第二栅极结构是第一栅极结构的镜像，第二栅极结构包括第二存储栅极和第二选择栅极。
[0005]优选地，该分栅存储器件还包括:源极/漏极区，设置在第一选择栅极和第二选择栅极之间的半导体主体内并且在第一栅极结构和第二栅极结构之间被共享。
[0006]优选地，选择栅极的非平面的顶面具有第一曲率，而存储栅极的非平面的顶面具有与第一曲率不相连的第二曲率。
[0007]优选地，该分栅存储器件还包括:间隔层，布置在第一存储栅极和第一选择栅极之上并且具有与第一存储栅极和第一选择栅极的非平面的顶面一致的轮廓。
[0008]优选地，第一选择栅极包括第一选择栅极侧壁和第二选择栅极侧壁，第一选择栅极的高度大于第二选择栅极侧壁的高度；以及第一存储栅极包括第一存储栅极侧壁和第二存储栅极侧壁，第一存储栅极侧壁与第二选择栅极侧壁相邻并且第一存储栅极侧壁的高度大于第二选择栅极侧壁的高度。
[0009]优选地，第一存储栅极侧壁的高度也大于第二存储栅极侧壁的高度。
[0010]优选地，该分栅存储器件还包括:第一接触件，连接至源极区；自对准多晶硅化物，位于第一栅极结构的任一侧的半导体主体之上以及第一存储栅极和第一选择栅极的非平面的顶面之上；氧化物，沿着第一存储栅极和第一选择栅极的侧壁沉积；接触蚀刻停止层，沿着氧化物沉积且沉积在自对准多晶硅化物之上；以及介电层，设置在间隔材料之上。
[0011]优选地，从选择栅极的侧面来看，选择栅极的非平面的顶面大致对应于第一半径，而从存储栅极的侧面来看，存储栅极的非平面的顶面大致对应于第二半径，第二半径小于第一半径。
[0012]优选地，第一接触件包括Ti/TiN(钛/氮化钛)和W (钨)。
[0013]优选地，栅极间介电层包括氧化物-氮化物-氧化物(ONO)而间隔材料包括氧化物和SiN0
[0014]根据本发明的另一方面，提供了一种在半导体主体的上方形成分栅式存储单元的方法，包括:形成与牺牲间隔件的垂直侧邻接的自对准选择栅极(SG)，SG具有带有非平面的顶面的自对准轮廓；形成邻近于SG的自对准存储栅极(MG);在SG和MG之间形成栅极间介电层，栅极间介电层延伸至MG的下方并且在MG和SG的上方区域之间留下凹槽；用第一介电材料填充栅极间介电层留下的凹槽，以提供MG和SG之间的隔离；以及在SG和MG的上方形成间隔层，间隔层与SG和MG的轮廓一致并且具有非平面的顶面。
[0015]优选地，该方法还包括:在半导体主体内形成源极区和漏极区的顶面上方和半导体主体的上方形成自对准多晶硅化物层；在MG和SG的侧壁上形成氧化物层；在氧化物层和自对准多晶硅化物层的上方沉积接触蚀刻停止层；以及形成延伸至源极区和漏极区的金属接触件。
[0016]根据本发明的又一方面，提供了一种形成分栅式存储单元的方法，包括在牺牲间隔件的周围形成自对准选择栅极(SG)。
[0017]优选地，SG具有带有非平面的顶面的自对准轮廓。
[0018]优选地，该方法还包括:邻近SG形成具有非平面的顶面的自对准存储栅极。
[0019]优选地，该方法还包括:在SG和MG之间形成栅极间介电层，栅极间介电层延伸至MG的下面。
[0020]优选地，栅极间介电层包括氧化物-氮化物-氧化物(ONO)。
[0021]优选地，该方法还包括:在栅极间介电层的顶面上方提供第一介电材料，以在MG和SG之间形成隔离区。
[0022]优选地，第一介电材料包括SiN或SiC。
【附图说明】
[0023]图1示出了根据本发明的一些实施例的一对相邻存储单元的截面图。
[0024]图2示出了根据本发明的一些实施例的方法的流程图。
[0025]图3示出了根据本发明的一些实施例的形成分栅式存储器件的方法流程图。
[0026]图4至图17示出了根据本发明的一些实施例的形成分栅式存储单元的各个阶段的截面图。
【具体实施方式】
[0027]参考附图进行本文的描述，其中，相同的参考数字通常用于指代全篇中相同的元件，并且各种结构无需按比例绘制。在下列描述中，出于解释的目的，提供了很多具体细节以助于理解。然而，对本领域的技术人员来说显而易见的是，可以使用这些具体细节的较少程度实践本文描述的一个或多个方面。在其他情况下，以框图形式示出了已知结构和器件，以助于理解。
[0028]分栅式存储单元相对于堆叠栅极存储单元具有极具前景的优点，如低功耗、高注入效率、对短沟道效应具有低敏感性和免于过分擦除。分栅式存储单元内置的选择栅极晶体管能有效地去除用于传统堆叠栅极单元的片上擦除程序，以解决过分擦除问题。传统的分栅式存储单元的制造方法包括很多工艺步骤，其包括图案化的掩蔽和干蚀刻步骤。大量的工艺步骤导致很高的制造成本。
[0029]因此，本发明涉及一种形成具有比传统的基线工艺少的处理步骤的分栅闪存单元的方法。除了降低有效的处理成本外，该方法提供了形成在牺牲间隔件周围的对称字栅极对。选择用于牺牲间隔件的牺牲间隔材料，这样使得其与下面的硅衬底以及随后的工艺步骤相兼容。该方法的重点是形成自对准栅极结构(在牺牲间隔件的上方沉积栅极材料，然后进行无掩模的湿蚀刻)，从而形成易于识别的选择栅极(SG)部件，其中，SG结构将具有不同于传统SG结构的非平面的顶面。
[0030]一些传统的分栅式存储处理技术包括保护源极侧的掩蔽的光刻步骤以从存储单元的漏极侧去除字线(WL)多晶硅(poly)。为了将相邻存储单元分隔开以及降低接触电阻才进行该步骤。本发明没有涉及这样的步骤，因此对硅衬底产生较少的损害。本文中，形成栅极结构之后，很容易去除牺牲间隔材料，这样将相邻存储单元对分隔开并且为接触件形成创造了开放空间。因此，本发明提出了一种有成本效益且简单的用于制造具有自对准栅极结构的分栅式存储单元的方法。
[0031]图1示出了根据本发明的一些实施例的一对相邻存储单元