提供具有介电隔离的finFET技术的基于块状finFET的器件的利记博彩app
【专利说明】提供具有介电隔离的f I nFET技术的基于块状f i nFET的器件
[0001]相关申请的交叉引用
[0002]本申请要求于2014年2月11日提交的美国临时专利申请61/938，648的优先权的权益，通过应用将其全部内容并入本文中。
技术领域
[0003]本说明书总体上涉及一种集成电路，并且更具体地而非排他地，涉及利用介电隔离的finFET技术制作块状的基于鳍状场效应晶体管(fin field-effect transistor)(finFET)的器件。
【背景技术】
[0004]传统的平面金属氧化物半导体场效应晶体管(MOSFET)的缩放面临着许多挑战。例如，阈值摆动劣化、漏极引入的势皇降低(DIBL)、器件特征波动以及泄露是通过3D器件结构可以解决的最常见的问题。FinFET是可用于纳米级互补型金属氧化物半导体(CMOS)和高密度存储器应用程序中的3D器件结构。
[0005]FinFET器件被分为两种类型，即块状finFET和绝缘硅片(SOI) finFET。在14nm和/或16nm技术中更常用的块状finFET器件中，可以在块状硅(例如，硅基板)上形成鳍状物。在SOI finFET中，鳍状物通过二氧化硅(例如，S12)层与块状硅隔离。可以通过低成本、低缺陷密度、到基板的高热传递以及良好的过程控制来制造块状finFET。在某些块状finFET中，为了防止鳍状物穿透式地泄露到基板中，穿透式截止植入物(punch-throughstop implant)(例如，η型或p型)可以用于结型隔离。然而，穿透式截止植入物不能完全解决泄露问题。因此，在未来的块状finFET器件中，介电隔离可以是解决泄露问题的优先选择。
【发明内容】
[0006]根据本发明的一个方面，提供了一种用于形成介电隔离的块状的鳍状场效晶体管器件的方法，所述方法包括:在第一结构上形成第二隔离层，所述第一结构包括多个部分暴露的鳍状物和具有第一隔离层的水平区域；从所述第一结构的第一部分的水平区域移除所述第二隔离层；在所述第一结构的所述第一部分的鳍状物的下方形成氧化层；以及移除所述第二隔离层以暴露所述第一结构的所述多个部分暴露的鳍状物和所述水平区域，以形成第二结构。
[0007]其中，形成所述第二隔离层包括形成氮化硅层，并且其中，形成所述第二隔离层包括原子层沉积或分子层沉积。
[0008]其中，所述第一结构包括形成在基板上的多个鳍状物，其中，所述多个鳍状物在所述第一隔离层的上方部分暴露，其中，所述多个鳍状物的暴露部分是所述多个鳍状物的有源部分(active port1n)。
[0009]其中，所述基板包括娃，并且其中，所述第一隔离层包括浅槽隔离(shallow-trench isolat1n)层。
[0010]其中，所述第一结构的所述第一部分包括位于氧化物上的鳍状物区域，并且其中，从所述第一结构的所述第一部分的水平区域移除所述第二隔离层包括在作为块状的鳍状物区域的第一结构的剩余部分上形成掩模以及使用间隔蚀刻工艺。
[0011]其中，在所述第一结构的所述第一部分的鳍状物之下形成氧化层包括氧化处理，对于所述氧化处理，所述第一隔离层并非屏障(barrier，势皇)。
[0012]其中，所述方法进一步包括在所述第二结构的所述多个部分暴露的鳍状物上形成栅极区域。
[0013]其中，形成所述栅极区域包括在所述第二结构的所述多个部分暴露的鳍状物上形成栅极氧化层、高K介电层(high-κ dielectric layer)以及功函数金属以及栅极金属层。
[0014]根据本发明的另一个方面，提供了一种鳍状场效应晶体管电路，所述鳍状场效应晶体管电路包括:多个块状的鳍状场效应晶体管器件；以及多个介电隔离的块状的鳍状场效应晶体管器件，各个所述介电隔离的块状的鳍状场效应晶体管器件包括通过氧化层与基板隔离的鳍状物，其中，通过以下步骤形成第二结构，所述第二结构包括所述多个介电隔离的块状的鳍状场效应晶体管器件和所述多个块状的鳍状场效应晶体管器件:在第一结构上形成第二隔离层，所述第一结构包括多个部分暴露的鳍状物和具有第一隔离层的水平区域；从所述第一结构的所述第一部分的水平区域移除所述第二隔离层；在所述第一结构的所述第一部分的鳍状物的下方形成氧化层；以及移除所述第二隔离层以暴露所述第一结构的所述多个部分暴露的鳍状物和水平区域，以形成第二结构。
[0015]其中，所述第二隔离层包括氮化硅层，并且其中，所述第二隔离层由原子层沉积(ALD)或分子层沉积(MLD)形成。
[0016]其中，所述第一结构包括形成在所述基板上的多个鳍状物，其中，所述多个鳍状物被部分暴露在所述第一隔离层的上方，并且其中，所述多个鳍状物的暴露部分是所述多个鳍状物的有源部分。
[0017]其中，所述基板包括硅，并且其中，所述第一隔离层包括浅槽隔离(STI)层。
[0018]其中，所述第一结构的所述第一部分包括位于氧化物上的鳍状物区域(fin-on-oxide reg1n)，其中，通过在所述第一结构的剩余部分上形成掩模并使用间隔蚀刻工艺(spacer-etch process)来从所述第一结构的所述第一部分的水平区域移除所述第二隔离层，并且其中，所述第一结构的剩余部分包括块状的鳍状物区域。
[0019]其中，通过氧化处理在所述第一结构的所述第一部分的鳍状物的下方形成氧化层，对于所述氧化处理，所述第一隔离层并非屏障。
[0020]进一步包括形成在所述第二结构的所述多个部分暴露的鳍状物上的栅极区域。
[0021]其中，所述栅极区域包括形成在所述第二结构的所述多个部分暴露的鳍状物上的栅极氧化层、高K介电层以及功函数金属以及栅极金属层。
[0022]根据本发明的又一个方面，提供了一种通信设备，包括:鳍状场效应晶体管集成电路，包括多个块状的鳍状场效应晶体管器件以及多个介电隔离的块状的鳍状场效应晶体管器件，其中，各个所述介电隔离的块状的鳍状场效应晶体管器件包括通过氧化层与基板相隔离的鳍状物，以及通过以下步骤形成第二结构，所述第二结构包括所述多个介电隔离的块状的鳍状场效应晶体管器件和所述多个块状的鳍状场效应晶体管器件:在第一结构上形成第二隔离层，所述第一结构包括多个部分暴露的鳍状物和具有第一隔离层的水平区域；从所述第一结构的所述第一部分的水平区域移除所述第二隔离层；在所述第一结构的所述第一部分的鳍状物的下方形成氧化层；以及移除所述第二隔离层以暴露所述第一结构的所述多个部分暴露的鳍状物和水平区域，以形成所述第二结构。
[0023]其中，所述第二隔离层包括氮化硅层，并且其中，所述第二隔离层通过原子层沉积(ALD)或分子层沉积(MLD)形成。
[0024]其中，所述第一结构包括形成在所述基板上的多个鳍状物；在所述第一隔离层的上方部分暴露所述多个鳍状物；并且所述多个鳍状物的暴露部分是所述多个鳍