熔线和熔线编程方法
【专利说明】熔线和熔线编程方法
[0001]相关申请的交叉引用
本申请要求于2014年2月10日提交的美国临时申请序列号61/937665的优先权，在此通过引用将该美国临时申请全部并入本文。
技术领域
[0002]各个方面涉及熔线和熔线编程方法。
【背景技术】
[0003]熔线可被包括和/或集成在器件中，该器件可例如被用于各种技术中，该各种技术包括但不限于η型金属氧化物半导体(NMOS)、p型金属氧化物半导体(PMOS)和互补金属氧化物半导体(CMOS)技术。
[0004]熔线可包括熔线链，例如电气链和/或互连。对熔线进行编程可包括或可由以下组成:选择性断开(例如使破裂)熔线的熔线链(例如电气链和/或互连)。可将熔线确定(例如凭借感测电路)为已编程熔线(例如其中电气链可以被断开的熔线)或未编程熔线(例如其中电气链可以被连接的熔线)。已编程熔线可能被错误地确定为未编程熔线，例如如果在编程之后的熔线的电阻小于某个阈值或判定水平的话。
【发明内容】
[0005]根据各个实施例，提供了一种熔线，其可包括:第一熔线链；串联耦合到第一熔线链的第二熔线链；以及耦合在第一和第二熔线链之间并且被布置在与第一和第二熔线链相同的层次中的连接元件。
[0006]根据各个实施例，提供一种熔线，其可包括:第一熔线链；以及串联耦合到第一熔线链的第二熔线链；其中第一和第二熔线链中的至少一个包括多晶硅。
[0007]根据各个实施例，提供一种熔线，其可包括:第一熔线链；串联耦合到第一熔线链的第二熔线链；以及耦合在第一和第二熔线链之间的至少一个不可熔连接元件，该连接元件具有非最小特征大小并且被布置在在第一和第二熔线链的之上和之下中的至少一个处的金属化层次中。
[0008]根据各个实施例，提供一种熔线，其可包括:第一熔线链；串联耦合到第一熔线链的第二熔线链，其中第一和第二熔线链被配置为具有横向电流流动；以及耦合在第一和第二熔线链之间的连接元件，该连接元件被布置在在第一和第二熔线链的之上和之下中的至少一个处的金属化层次处。
【附图说明】
[0009]在图中，同样的附图标记大体涉及遍及不同视图的相同部分。图不一定是按照比例的，相反通常将重点放在在图示本发明的原理上。在以下描述中，参考以下图描述本发明的各个方面，其中: 图1示出常规熔线的示意性平面视图。
[0010]图2示出熔线链的一部分的横截面视图。
[0011]图3示出未编程和已编程的累积电阻分布。
[0012]图4A和图4B示出其中使用两个熔线来指示一个位的值的示例。
[0013]图5示出熔线的示意性平面视图。
[0014]图6示出作为时间的函数的编程脉冲和编程电流。
[0015]图7示出已编程状态中的两个熔线链中的每个熔线链的累积电阻分布，以及在已编程状态中的熔线链的串联耦合的累积电阻分布。
[0016]图8A到图SC示出熔线的示意性平面视图，每个熔线包括第一端子区域和第二端子区域。
[0017]图9示出包括耦合在第一和第二熔线链之间的至少一个连接元件的熔线的示意性平面视图。
[0018]图10示出包括第一和第二熔线链、第一端子区域、第二端子区域和至少一个连接元件的熔线的示意性平面视图。
[0019]图1lA和图1lB示出包括第一和第二熔线链、至少一个连接元件、第一和第二端子区域、和耦合到第一和第二端子区域的第一和第二端子触点的熔线的示意性平面视图。
[0020]图12示出包括熔线和熔线操作电路的熔线元件的示意性平面视图。
[0021]图13A到图13C示出包括编程晶体管的熔线元件的示意性平面视图。
[0022]图14示出熔线阵列的示意性平面视图。
[0023]图15到图19示出对熔线进行编程的方法。
【具体实施方式】
[0024]以下详细描述涉及通过图示的方式示出可实践本发明的特别细节和方面的附图。以足够的细节描述这些方面以使得本领域技术人员能够实践本发明。可以利用其它方面并且可以做出结构、逻辑和电气改变而不脱离本发明的范围。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其它方面组合以形成新的方面。针对结构或设备描述各个方面并且针对方法描述各个方面。可以理解的是，结合结构或设备描述的一个或多个(例如所有)方面可以等同地适用于方法，并且反之亦然。
[0025]在本文使用词语“示例性”来意指“用作示例、实例或图示”。本文描述为“示例性”的任何方面或设计不是必须被解释为相对于其它方面或设计是优选或有利的。
[0026]本文用于描述形成特征的词语“之上”(例如在侧面或表面“之上”的层)可以用于意指该特征(例如该层)可以“直接在”所暗示的侧面或表面上形成，例如与所暗示的侧面或表面直接接触。本文用于描述形成特征的词语“之上”(例如在侧面或表面“之上”的层)可以用于意指该特征(例如该层)可以在具有被布置在所暗示的侧面或表面与所形成的层之间的一个或多个附加的层的情况下“间接在”所暗示的侧面或表面上形成。
[0027]以类似的方式，本文用于描述被布置在另一特征之上的特征的词语“覆盖”(例如“覆盖”侧面或表面的层)可用于意指该特征(例如该层)可被布置在所暗示的侧面或表面之上并且与所暗示的侧面或表面直接接触。本文用于描述被布置在另一特征之上的特征的词语“覆盖”(例如“覆盖”侧面或表面的层)可用于意指该特征(例如该层)可在具有被布置在所暗示的侧面或表面与所覆盖的层之间的一个或多个附加的层的情况下被布置在所暗示的侧面或表面之上并且与所暗示的侧面或表面间接接触。
[0028]本文用于描述特征连接到至少一个其它暗示的特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”并不打算意指该特征和该至少一个其它暗示的特征必须直接耦合或连接在一起；可以在该特征和至少一个其它暗示的特征之间提供中间的特征。
[0029]可以参考描述的一个或多个图的取向来使用方向术语，诸如例如“上”、“下”、“顶”、“底”、“左手”、“右手”等。因为可以在若干不同取向中定位一个或多个图的组件，所以方向术语用于图示的目的并且绝非进行限制。应当理解的是，可以在不脱离本发明的范围的情况下做出结构或逻辑改变。
[0030]熔线可包括可以被选择性断开(例如凭借烧断、切割、破裂和/或移除材料)的熔线链，例如电气链和/或互连。熔线可被配置为电可编程熔线(电子熔线、e熔线)。熔线可被配置为多晶硅熔线、金属熔线和腔熔线中的至少一个，尽管其它熔线配置也可以是可能的。
[0031]熔线(例如e熔线)可用于各个技术中，该各个技术包括但不限于η型金属氧化物半导体(NMOS)、P型金属氧化物半导体(PMOS)和互补金属氧化物半导体(CMOS)技术。
[0032]熔线(例如e熔线)可用于多个应用中，例如在上文提到的技术中的至少一个中。例如，熔线可以用于识别(例如芯片识别)、存储(例如客户特定安全字符串的存储)、参数修整(例如模拟参数修整)、锁定(例如芯片的电锁定)、固件的存储和更新、以及特征的使能或禁用，尽管其它应用也可以是可能的。
[0033]熔线可被包括和/或集成在可例如用于上文提到的技术中的至少一个中的器件中。例如，熔线可被包括和/或集成在逻辑器件(例如CMOS逻辑器件)、存储器器件(例如PMOS存储器器件)和芯片(例如集成芯片，例如专用集成电路)中的至少一个中，尽管熔线也可被包括和/或集成在其它器件中。
[0034]至少一个熔线可被包括和/或集成在器件(例如芯片)中。包括和/或集成在器件(例如芯片，例如集成芯片)中的熔线的数量可以在从几个熔线(例如少于或等于大约100个熔线，例如少于或等于大约50个熔线，例如少于或等于大约10个熔线)到几千个熔线(例如大于或等于大约1000个熔线，例如大于或等于大约3000个熔线，例如大于或等于大约5000个熔线)的范围内。
[0035]包括和/或集成在器件(例如芯片)内的熔线的数量可以取决于应用。例如包括和/或集成在器件(例如芯片)内的熔线的数量可以取决于熔线是否被用于识别(例如芯片识另IJ)、存储(例如客户特定安全字符串的存储)、参数修整(例如模拟参数修整)、锁定(例如芯片的电锁定)、固件的存储和更新、以及特征的使能或禁用，尽管其它应用可能至少部分影响包括和/或包括在器件(例如芯片)内的熔线的数量。
[0036]多个熔线可被包括和/或集成在器件(例如芯片)中。多个熔线可被布置为一维结构(例如熔线排)或二维阵列(例如熔线阵列)。在一些示例中，多个熔线可被布置在三维结构中。多个熔线的布置(例如作为一、二或三维结构或阵列)可以至少部分取决于应用。例如，多个熔线的布置可以至少部分取决于多个熔线是否被用于识别(例如芯片识别)、存储(例如客户特定安全字符串的存储)、参数修整(例如模拟参数修整)、锁定(例如芯片的电锁定)、固件的存储和更新、以及特征的使能或禁用，尽管其它应用可能至少部分影响多个熔线的布置。例如，在多个熔线被用于存储器(例如静态随机存取存储器(SRAM)宏命令)的情况下，多个熔线可被布置为二维阵列(例如熔线阵列)。
[0037]可以例如凭借编程脉冲来对熔线编程。编程脉冲可包括或可以是编程电流脉冲和/或编程电压脉冲。
[0038]对熔线编程可包括或可由以下组成:将熔线状态从未编程状态改变到已编程状
??τ O
[0039]对熔线编程可包括或可由以下组成:使熔线的至少一部分或部分(例如熔线链)破裂和/或从熔线的至少一部分或部分(例如熔线链)移除材料。替换地，或附加地，对熔线编程可包括或可由以下组成:改变熔线(例如熔线的熔线链)的结构(例如微结构)。
[0040]对熔线编程可包括或可由以下组成:将熔线的电阻(例如欧姆和/或电气电阻)从第一电阻值(例如第一欧姆电阻值)改变到第二电阻值(例如第二欧姆电阻值)。第一电阻值(例如第一欧姆电阻值)可对应于熔线的未编程状态，而第二电阻值(例如第二欧姆电阻值)可对应于熔线的已编程状态。第二电阻值可以大于第一电阻值。例如，第二电阻值可以比第一电阻值的两倍更多，例如比第一电阻值的三倍更多，例如比第一电阻值的五倍更多，例如比第一电阻值的十倍更多，例如比第一电阻值的二十倍更多，例如比第一电阻值的五十倍更多。
[0041]对熔线编程可包括或可由以下组成:将熔丝的电阻从第一欧姆状态改变到第二欧姆状态。第二欧姆状态可例如具有比第一欧姆状态更大的电阻。第一欧姆状态可以指代低欧姆状态，并且第二欧姆状态可以指代高欧姆状态。第一欧姆状态(例如低欧姆状态)可对应于熔线的未编程状态，同时第二欧姆状态(例如高欧姆状态)可对应于熔线的已编程状
??τ O
[0042]可以通过例如相对于阈值或判定水平感测熔线的电阻来从已编程熔线区分未编程熔线。熔线的电阻可例如通过感测电路(例如感测放大器)来(例如相对于阈值或判定水平)感测熔线的电阻。感测电路可以耦合(例如电和/或通信耦合)到熔线。
[0043]对熔线编程可以是不可逆的。例如，如上所述，对熔线编程可包括以下中的至少一个或可由以下中的至少一个组成:使熔线的至少一部分或部分(例如熔线链)破裂、从熔线的至少一部分或部分移除材料、以及改变熔线(例如熔线的熔线链)的结构(例如微结构)。相应地，在使熔线破裂、从熔线移除材料和/或改变熔线的结构(或微结构)之后，可能不可能修补熔线。换言之，熔线可以包括，或可以是一次性可编程熔线(例如一次性可编程e熔线)。
[0044]图1示出常规熔线100的示意性平面视图。
[0045]熔线100可包括熔线链102，其可耦合(例如电耦合)在第一端子区域106-1和第二端子区域106-2之间。熔线100可包括编程电路104，其可耦合(例如电耦合)到第一端子区域106-1和/或第二端子区域106-2。编程电路104可包括或可以是编程晶体管。
[0046]第一端子区域106-1和第二端子区域106-2分别可以包括或可以是阴极区域和阳极区域，或反之亦然。
[0047]电流(例如电气电流)可流过熔线100。在图1所示的示例中，电流可以从第一端子区域106-1经由熔线链102流到第二端子区域106-2。这在图1中被指示为电流流动方向108。在另一示例中，然而，电流可以在相反方向流动，即从第二端子区域106-2经由熔线链102流到第一端子区域106-1。
[0048]第一端子区域106-1的横截面面积可大于熔线链102的横截面面积。类似地，第二端子区域106-2的横截面面积可大于熔线链102的横截面面积。如本文使用的，横截面面积可以指代横断横截面的面积，例如可以至少基本上与电流流动方向108垂直的横截面的面积。
[0049]如图1所示，熔线链102的宽度WL可以窄于第一端子区域106_1的宽度Wl和第二端子区域106-2的宽度W2。
[0050]如上文描述的，可例如凭借编程脉冲(其可包括或可以是编程电流脉冲和/或编程电压脉冲)来对熔线100进行编程。编程脉冲(例如编程电流和/或电压脉冲)可以由编程电路104 (例如编程晶体管)来提供。例如，编程电压脉冲(例如脉冲编程电压)可以被施加在第一和第二端子区域106-1、106-2的两端。这可包括在第一和第二端子区域106-1、106-2之间经由熔线链102的电流流动。编程电压脉冲可以具有预先确定的持续时间和/或预先确定的峰值电压。
[0051]熔线100可通过至少一个编程模式来编程。至少一个编程模式可以包括或可以是电迀移模式编程和破裂模式编程中的至少一个。
[0052]用于对熔线100编程的编程模式可以至少部分取决于熔线链102的设计(例如熔线链102的尺寸和/或熔线链102中包括的材料)、编程电路104的尺寸(例如由编程电路104占据的面积)和/或编程参数(例如编程电流和/或电压脉冲的持续时间和/或最大幅度)。
[0053]在破裂编程模式中，可以使熔线链102的至少一部分或部分破裂或折断，例如作为对熔线100编程的结果。换言之，熔线链102可在对熔线100编程之后破裂。相应地，在熔线100的破裂模式编程之后，第一和第二端子区域106-1、106-2之间的耦合(例如电耦合)可折断。
[0054]在电迀移模式编程中，在对熔线100编程之后，熔线链102的至少一部分或部分可以仍然完整。接下来的描述提供熔线100的电迀移模式编程的示例。然而，描述的示例是说明性的并且不打算进行限制。描述可以被类似地适用于熔线100的破裂模式编程。
[0055]图2示出在图1中所示的熔线链102的一部分沿着线A-A’的横截面视图。
[0056]熔线链102可包括多晶硅层102-P和可被布置在多晶硅层102-P的表面处的硅化物层102-S。在图2所示的示例中，硅化物层102-S可被布置在多晶硅层102-P的上表面处。然而，替换地或附加地，硅化物层102-S可被布置在多晶硅层102-P的下表面和/或一个或多个侧壁处。
[0057]如图2所示，硅化物层102-S的厚度TS可以小于多晶硅层102-P的厚度TP。熔线链102的硅化物层102-S的电阻(例如欧姆或电气电阻)可小于熔线链102的多晶硅层102-P的电阻(例如欧姆或电气电阻)。
[0058]在电迀移模式编程中，在提供编程脉冲(例如编程电压脉冲)到熔线100 (例如通过编程电路104)之后，电流可流经熔线链102 (例如在图2的示例中被指示为电流流动方向108)。电流可优先流经硅化物层102-S，例如因为硅化物层102-S的电阻可小于多晶硅层102-P的电阻。
[0059]如上文所述，硅化物层102-S的厚度TS可以小于多晶硅层